半导体结构及其形成方法技术

方法包括：形成第一钝化层；在第一钝化层上方形成金属焊盘；在金属焊盘上方形成具有平坦顶面的平坦化层；以及对平坦化层进行图案化以形成第一开口。金属焊盘的顶面通过第一开口露出。该方法还包括形成延伸至第一开口中的聚合物层，以及对聚合物层进行图案化以形成第二开口。金属焊盘的顶面通过第二开口露出。本申请的实施例还涉及半导体结构及其形成方法。请的实施例还涉及半导体结构及其形成方法。请的实施例还涉及半导体结构及其形成方法。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请的一些实施例涉及半导体结构及其形成方法。

技术介绍

[0002]在集成电路的形成中，诸如晶体管的集成电路器件形成在晶圆中的半导体衬底的表面处。然后在集成电路器件上方形成互连结构。金属焊盘形成在互连结构上方并电耦合至互连结构。钝化层和聚合物层形成在金属焊盘上方，金属焊盘通过钝化层和聚合物层中的开口暴露。

技术实现思路

[0003]本申请的一些实施例提供了一种形成半导体结构的方法，包括：形成第一钝化层；在所述第一钝化层上方形成金属焊盘；在所述金属焊盘上方形成包括平坦顶面的平坦化层；对所述平坦化层进行图案化，以形成第一开口，其中，所述金属焊盘的顶面通过所述第一开口露出；形成延伸至所述第一开口中的聚合物层；以及对所述聚合物层进行图案化，以形成第二开口，其中，所述金属焊盘的所述顶面通过所述第二开口露出。
[0004]本申请的另一些实施例提供了一种半导体结构，包括：第一钝化层；金属焊盘，位于所述第一钝化层上方；平坦化层，其至少一部分位于所述金属焊盘上方，其中，所述平坦化层包括平坦顶面和非平坦底面；第二钝化层，位于所述金属焊盘和所述第一钝化层上方；以及聚合物层，包括在所述平坦化层和所述第二钝化层上方的上部分，其中，所述聚合物层延伸至所述平坦化层和所述第二钝化层中的开口中以接触所述金属焊盘。
[0005]本申请的又一些实施例提供了一种半导体结构，包括：第一钝化层；导电部件，包括延伸至所述第一钝化层中的导电通孔和位于所述第一钝化层上方的导电焊盘；第二钝化层，包括位于所述第一钝化层上方并与所述第一钝化层接触的第一部分，和位于所述导电焊盘上方并与所述导电焊盘接触的第二部分，其中，所述第二部分包括第一顶面；平坦化层，位于所述第二钝化层的所述第一部分上方并与所述第二钝化层的所述第一部分接触，其中，所述平坦化层包括与所述第一顶面共面的第二顶面；以及聚合物层，包括位于所述导电焊盘上方并接触所述导电焊盘的一部分。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1至图12、图13A、图13B和图14示出根据一些实施例的封装组件的形成中的中间阶段的截面图。
[0008]图15至图20示出根据一些实施例的封装组件的形成中的中间阶段的截面图。
[0009]图21至图25示出根据一些实施例的封装组件的形成中的中间阶段的截面图。
[0010]图26至图30示出根据一些实施例的封装组件的形成中的中间阶段的截面图。
[0011]图31至图35示出根据一些实施例的封装组件的形成中的中间阶段的截面图。
[0012]图36示出根据一些实施例的两个封装组件的面对背接合。
[0013]图37示出根据一些实施例的两个封装组件的面对面接合。
[0014]图38和图39示出根据一些实施例的具有钝化结构和接合结构的管芯堆叠件。
[0015]图40、图41和图42示出根据一些实施例的封装组件的使用。
[0016]图43示出根据一些实施例的用于形成封装组件的工艺流程。
具体实施方式
[0017]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0018]而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0019]根据一些实施例，提供了包括钝化结构、接合结构的封装组件及其形成方法。封装组件包括金属焊盘、金属焊盘上的钝化层以及钝化层上的聚合物层。在聚合物层形成于其上之前形成平坦的顶面，以使得聚合物层的顶面更加平坦。本文讨论的实施例将提供实例，以使得能够进行或使用本专利技术的主题，并且本领域技术人员将容易理解可进行同时保持在不同实施例的预期范围内的修改。贯穿各个视图和说明性实施例，相似的参考标号用于指示相似的元件。尽管方法实施例可被讨论为以特定顺序执行，但其他方法实施例可以任何逻辑顺序执行。
[0020]图1至图12、图13A、图13B和图14示出根据本专利技术的一些实施例的包括钝化结构和接合结构的封装组件的形成中的中间阶段的截面图。也在图43所示的工艺流程中示意性地反映对应工艺。
[0021]图1示出集成电路器件20的截面图。根据本专利技术的一些实施例，器件20可以是或可包括器件晶圆，该器件晶圆包括有源器件和可能的无源器件，它们被表示为集成电路器件26。器件20可在其中包括多个芯片22，示出了芯片22中的一个。根据本专利技术的可选的实施例，器件20是中介层晶圆，该中介层晶圆不含有源器件并可包括也可不包括无源器件。根据本专利技术的又一可选的实施例，器件20是或包括封装衬底带，该封装衬底带包括无芯封装衬底或其中具有芯的芯封装衬底。在后续讨论中，器件晶圆用作器件20的实例，并且器件20也可被称为晶圆20。本专利技术的实施例还可应用于中介层晶圆、封装衬底、封装件等。
[0022]根据本专利技术的一些实施例，晶圆20包括半导体衬底24和形成在半导体衬底24的顶
面处的部件。半导体衬底24可由晶体硅、晶体锗、硅锗、碳掺杂硅或诸如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP等III
‑
V族化合物半导体形成或可包括以上材料。半导体衬底24也可以是体半导体衬底或绝缘体上半导体(SOI)衬底。浅沟槽隔离(STI)区(未示出)可以形成在半导体衬底24中，以隔离半导体衬底24中的有源区。尽管未示出，但是可以(或可以不)形成延伸至半导体衬底24中的贯穿通孔，其中，贯穿通孔用于将晶圆20的相对侧上的部件相互电耦合。
[0023]根据本专利技术的一些实施例，晶圆20包括集成电路器件26，该集成电路器件形成在半导体衬底24的顶面处。根据一些实施例，集成电路器件26可包括互补金属氧化物半导体(CMOS)晶体管、电阻器、电容器、二极管等。此处未示出集成电路器件26的细节。根据可选的实施例，晶圆20用于形成中介层(不含有源器件)，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体结构的方法，包括：形成第一钝化层；在所述第一钝化层上方形成金属焊盘；在所述金属焊盘上方形成包括平坦顶面的平坦化层；对所述平坦化层进行图案化，以形成第一开口，其中，所述金属焊盘的顶面通过所述第一开口露出；形成延伸至所述第一开口中的聚合物层；以及对所述聚合物层进行图案化，以形成第二开口，其中，所述金属焊盘的所述顶面通过所述第二开口露出。2.根据权利要求1所述的方法，还包括：在所述金属焊盘上沉积第二钝化层，其中，所述平坦化层沉积在所述第二钝化层上方；以及对所述平坦化层执行平坦化工艺。3.根据权利要求2所述的方法，其中，当所述第二钝化层的第一顶面露出并且当所述第二钝化层的第二顶面位于所述平坦化层之下时，停止所述平坦化工艺。4.根据权利要求3所述的方法，其中，所述第一顶面与所述金属焊盘重叠。5.根据权利要求2所述的方法，其中，当整个所述第二钝化层位于所述平坦化层之下时，停止所述平坦化工艺。6.根据权利要求1所述的方法，还包括：在所述金属焊盘上沉积第二钝化层，其中，所述平坦化层沉积在所述第二钝化层上方，并且所述平坦化层沉积为具有所述平坦顶面和非平坦底面。7.根据权利要求6所述的方法，其中，在沉积所述平坦...

【专利技术属性】
技术研发人员：陈怡秀，邱文智，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：