高镇流电阻的LDMOS器件、可控硅器件及电子设备制造技术

本发明专利技术公开一种高镇流电阻的LDMOS器件、可控硅器件及电子设备，其中，高镇流电阻的LDMOS器件包括：半导体衬底；P型体区，形成于半导体衬底内；N漂移区，N漂移区位于P型体区的内部；源极N注入区及源极P注入区，位于P型体区的内部；源极N注入区和源极P注入区相连；漏极N注入区，漏极N注入区位于N漂移区的内部；漏极N注入区与N漂移区的相邻处的表面上开设有第一接触孔；源极N注入区与源极P注入区相邻处在背离P型体区的一侧面上开设有第二接触孔；第一接触孔和第二接触孔用于接入电能，并与P型体区和N漂移区形成电流通道。本发明专利技术技术方案解决了LDMOS器件的ESD能力较差的问题。了LDMOS器件的ESD能力较差的问题。了LDMOS器件的ESD能力较差的问题。

【技术实现步骤摘要】
高镇流电阻的LDMOS器件、可控硅器件及电子设备


[0001]本专利技术涉及电子科学与
，特别涉及一种高镇流电阻的LDMOS器件、可控硅器件及电子设备。

技术介绍

[0002]LDMOS即横向双扩散金属
‑
氧化物
‑
半导体器件，其广泛用于各种功率变换场合，如电机驱动，开关电源，功率变换等。然而，LDMOS由于有过长的漂移区，当ESD脉冲从LDMOS漏级进入后会引起大基区拓展效应从而引起电流分布的不均匀。由于不合理的器件结构，导致了LDMOS器件的ESD能力极差。

技术实现思路

[0003]本专利技术的主要目的是提出一种高镇流电阻的LDMOS器件、可控硅器件及电子设备，旨在解决LDMOS器件的ESD能力较差的问题。
[0004]为实现上述目的，本专利技术提出的一种高镇流电阻的LDMOS器件，所述高镇流电阻的LDMOS器件包括：
[0005]半导体衬底；
[0006]P型体区，形成于所述半导体衬底内；
[0007]N漂移区，所述N漂移区位于所述P型体区的内部；
[0008]源极N注入区及源极P注入区，位于所述P型体区的内部；所述源极N注入区和所述源极P注入区相连；
[0009]漏极N注入区，所述漏极N注入区位于所述N漂移区的内部；
[0010]所述漏极N注入区与所述N漂移区的相邻处的表面上开设有第一接触孔；
[0011]所述源极N注入区与所述源极P注入区相邻处在背离所述P型体区的一侧面上开设有第二接触孔；
[0012]所述第一接触孔和所述第二接触孔用于接入电能，并与所述P型体区和所述N漂移区形成电流通道。
[0013]可选地，所述高镇流电阻的LDMOS器件还包括：
[0014]场氧化层，所述场氧化层位于所述N漂移区的表面和所述P型体区的表面上。
[0015]可选地，所述高镇流电阻的LDMOS器件还包括：
[0016]栅氧化层，所述栅氧化层覆盖于所述P型体区的沟道表面。
[0017]可选地，所述高镇流电阻的LDMOS器件还包括：
[0018]多晶硅栅极，所述多晶硅栅极位于所述栅氧化层的上方。
[0019]可选地，所述高镇流电阻的LDMOS器件还包括：
[0020]阳极金属，所述阳极金属覆盖于所述第一接触孔上；
[0021]阴极金属，所述阴极金属覆盖于所述第二接触孔上。
[0022]可选地，所述高镇流电阻的LDMOS器件还包括：
[0023]钝化层，所述钝化层位于所述高镇流电阻的LDMOS器件的表面。
[0024]本专利技术还提出一种高镇流电阻的可控硅器件，所述高镇流电阻的可控硅器件包括：
[0025]半导体衬底；
[0026]P型体区，形成于所述半导体衬底内；
[0027]N漂移区，所述N漂移区位于所述P型体区的内部；
[0028]源极N注入区及源极P注入区，位于所述P型体区的内部；所述源极N注入区和所述源极P注入区相连；
[0029]阳极N注入区及阳极P注入区，所述阳极N注入区和所述阳极P注入区位于所述N漂移区的内部；所述阳极N注入区和所述阳极P注入区相连；
[0030]所述阳极N注入区和所述阳极P注入区相邻处的表面上开设有第一接触孔；
[0031]所述源极N注入区与所述源极P注入区相邻处在背离所述P型体区的一侧面上开设有第二接触孔；
[0032]所述第一接触孔和所述第二接触孔用于接入电能，并与所述P型体区和所述N漂移区形成电流通道。
[0033]可选地，所述高镇流电阻的可控硅器件还包括：
[0034]跨接N注入区，位于所述N漂移区内部与所述P型体区内部的相邻处；
[0035]场氧化层，所述场氧化层位于所述N漂移区的表面和所述P型体区的表面上；
[0036]栅氧化层，所述栅氧化层覆盖于所述P型体区的沟道表面；
[0037]多晶硅栅极，所述多晶硅栅极位于所述栅氧化层的上方；
[0038]阳极金属，所述阳极金属覆盖于所述第一接触孔上；
[0039]阴极金属，所述阴极金属覆盖于所述第二接触孔上；
[0040]钝化层，所述钝化层位于所述高镇流电阻的LDMOS器件的表面。
[0041]本专利技术还提出一种电子设备，所述电子设备包括如上所述的高镇流电阻的LDMOS器件或如上所述的高镇流电阻的可控硅器件。
[0042]本专利技术技术方案通过在LDMOS器件中设置半导体衬底、P型体区、N漂移区、漏极N注入区、源极N注入区和源极P注入区；在漏极N注入区与所述N漂移区的相邻处的表面上开设第一接触孔，在源极N注入区与源极P注入区相邻处在背离P型体区的一侧面上开设第二接触孔；使得电流从第一接触孔经过P型体区和N漂移区流向第二接触孔有两条电流路径，还能形成更高的镇流电阻，从而增加了LDMOS器件的ESD能力。本专利技术解决了LDMOS器件的ESD能力较差的问题。
附图说明
[0043]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0044]图1为本专利技术高镇流电阻的LDMOS器件一实施例的剖面结构图；
[0045]图2为现有LDMOS器件的剖面结构图；
[0046]图3为本专利技术高镇流电阻的可控硅器件一实施例的剖面结构图。
[0047]附图标号说明：
[0048]标号名称标号名称a第一接触孔11N漂移区b第二接触孔12P型体区01漏极N注入区21场氧化层02源极N注入区22栅氧化层03源极P注入区31多晶硅栅极04阳极N注入区41阳极金属05阳极P注入区42阴极金属06跨接N注入区51钝化层
[0049]本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0050]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0051]需要说明，若本专利技术实施例中有涉及方向性指示(诸如上、下、左、右、前、后
……
)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0052]另外，若本专利技术实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高镇流电阻的LDMOS器件，其特征在于，所述高镇流电阻的LDMOS器件包括：半导体衬底；P型体区，形成于所述半导体衬底内；N漂移区，所述N漂移区位于所述P型体区的内部；源极N注入区及源极P注入区，位于所述P型体区的内部；所述源极N注入区和所述源极P注入区相连；漏极N注入区，所述漏极N注入区位于所述N漂移区的内部；所述漏极N注入区与所述N漂移区的相邻处的表面上开设有第一接触孔；所述源极N注入区与所述源极P注入区相邻处在背离所述P型体区的一侧面上开设有第二接触孔；所述第一接触孔和所述第二接触孔用于接入电能，并与所述P型体区和所述N漂移区形成电流通道。2.如权利要求1所述的高镇流电阻的LDMOS器件，其特征在于，所述高镇流电阻的LDMOS器件还包括：场氧化层，所述场氧化层位于所述N漂移区的表面和所述P型体区的表面上。3.如权利要求2所述的高镇流电阻的LDMOS器件，其特征在于，所述高镇流电阻的LDMOS器件还包括：栅氧化层，所述栅氧化层覆盖于所述P型体区的沟道表面。4.如权利要求3所述的高镇流电阻的LDMOS器件，其特征在于，所述高镇流电阻的LDMOS器件还包括：多晶硅栅极，所述多晶硅栅极位于所述栅氧化层的上方。5.如权利要求4所述的高镇流电阻的LDMOS器件，其特征在于，所述高镇流电阻的LDMOS器件还包括：阳极金属，所述阳极金属覆盖于所述第一接触孔上；阴极金属，所述阴极金属覆盖于所述第二接触孔上。6.如权利要求1
‑
5任意一项所述的高镇流电阻的LDMOS器件，其特征在于，所述高镇流电阻的LDMOS器件还包括：钝化层，所述钝化层...

【专利技术属性】
技术研发人员：陈伟，王强，朱小安，刘锡元，
申请(专利权)人：重庆安派芯成微电子有限公司，
类型：发明
国别省市：