一种基于存储器冗余的SRAM型FPGA配置系统技术方案

本发明专利技术一种基于存储器冗余的SRAM型FPGA配置系统，包括多个可读写存储器、高可靠逻辑器件和SRAM型FPGA。本发明专利技术使用基于存储器的冗余方案，达到了对SRAM型FPGA配置数据包的器件级冗余存储，避免了存储器器件失效和空间粒子效应等异常状况导致的SRAM型FPGA配置数据包错误。同时，结合控制总线的各类控制指令，实现了配置刷新、回读校验和程序上注的功能，在增强空间环境下可靠性的同时，丰富了功能和工作模式，提升系统的灵活性。提升系统的灵活性。提升系统的灵活性。

【技术实现步骤摘要】
一种基于存储器冗余的SRAM型FPGA配置系统


[0001]本专利技术涉及一种基于存储器冗余的SRAM型FPGA配置系统，属于卫星数据处理与传输领域，增强了SRAM型FPGA配置电路的可靠性和灵活性，适用于各类适用SRAM型FPGA的卫星应用场景。

技术介绍

[0002]SRAM型FPGA因其通用性、快速开发等特点在卫星
得到了广泛应用，但随着晶体管和半导体制造工艺的迅速发展，该类FPGA工艺尺寸不断减小，内核电压不断降低，对于空间高能粒子所引发的单粒子效应的敏感度不断增强。现有技术方案通常使用逻辑的三模冗余或硬件的定时刷新技术，从而减小单粒子效应的影响，然而这两类方式功能单一、灵活性不足，逐渐不能满足应用需求。因此，如何对该类FPGA采取一定的防护措施，并支持配置、刷新、回读校验、程序上注等多种功能，满足对航天器载荷可靠性和灵活性的要求，成为了关键问题。

技术实现思路

[0003]本专利技术解决的技术问题为：克服现有技术不足，提出一种基于存储器冗余的SRAM型FPGA配置系统，使用3片可读写(以下简称为存储器)存储器对配置文件进行器件级冗余存储，并结合配置、刷新、回读校验和程序上注功能，提高系统的可靠性和灵活性。本专利技术适用于各类使用SRAM型FPGA的卫星应用场景。
[0004]本专利技术的技术解决方案是：
[0005]一种基于存储器冗余的SRAM型FPGA配置系统，包括：多个可读写存储器、高可靠逻辑器件和SRAM型FPGA；
[0006]可读写存储器：用于响应高可靠逻辑器件的读写操作，并反馈读写操作结果至高可靠逻辑器件；
[0007]高可靠逻辑器件：接收外部输入的控制指令；接收外部发送的SRAM型FPGA配置数据包，进行解析和拼接处理，获得解析和拼接后的SRAM型FPGA配置数据包，根据控制指令传输给可读写存储器或SRAM型FPGA；根据控制指令从任意一个可读写存储器中读取SRAM型FPGA配置数据包，进行校验和计算，获得校验和计算结果并存储；根据控制指令将任意一片可读写存储器中读取的SRAM型FPGA配置数据包传输给SRAM型FPGA并获得SRAM型FPGA反馈的配置操作结果和刷新操作结果；根据控制指令从多片可读写存储器中同时读取SRAM型FPGA配置数据包，进行三选二表决，获得表决后的SRAM型FPGA配置数据包并传输给SRAM型FPGA，并获得SRAM型FPGA反馈的配置操作结果和刷新操作结果；接收可读写存储器反馈的读写操作结果，将读写操作结果、配置操作结果、刷新操作结果、校验结果和计算结果组成状态信息帧，并根据控制指令向外部输出；
[0008]SRAM型FPGA：接收高可靠逻辑器件传输的SRAM型FPGA配置数据包，根据控制指令进行只配置不刷新处理，或进行配置并刷新处理。
[0009]可选地，可读写存储器的个数大于或等于3。
[0010]可选地，所述控制指令包括：第一程序上注指令、第二程序上注指令、回读校验指令、只配置不刷新指令、配置刷新指令、三模冗余只配置不刷新指令、三模冗余配置并刷新指令或状态信息请求指令。
[0011]可选地，在接收到第一程序上注指令时，高可靠逻辑器件将解析和拼接后的SRAM型FPGA配置数据包传输给第一程序上注指令中指定的可读写存储器；
[0012]在接收到第二程序上注指令时，高可靠逻辑器件将解析和拼接后的SRAM型FPGA配置数据包传输给SRAM型FPGA，对SRAM型FPGA进行配置处理，并获得SRAM型FPGA反馈的配置操作结果。
[0013]可选地，在接收到回读校验指令时，高可靠逻辑器件从回读校验指令中指定的可读写存储器中读取SRAM型FPGA配置数据包，进行校验和计算，获得校验和计算结果并存储。
[0014]可选地，在接收到只配置不刷新指令时，高可靠逻辑器件从可读写存储器中读取的SRAM型FPGA配置数据包传输给SRAM型FPGA，对SRAM型FPGA进行配置处理，并获得SRAM型FPGA反馈的配置操作结果；
[0015]在接收到配置刷新指令时，高可靠逻辑器件从可读写存储器中读取的SRAM型FPGA配置数据包传输给SRAM型FPGA，对SRAM型FPGA进行配置并刷新处理，并获得SRAM型FPGA反馈的配置操作结果和刷新操作结果。
[0016]可选地，在接收到三模冗余只配置不刷新指令时，高可靠逻辑器件从多片可读写存储器中同时读取SRAM型FPGA配置数据包，进行三选二表决，获得表决后的SRAM型FPGA配置数据包并传输给SRAM型FPGA，对SRAM型FPGA进行配置处理，并获得SRAM型FPGA反馈的配置操作结果。
[0017]可选地，在接收到三模冗余配置并刷新指令时，高可靠逻辑器件从多片可读写存储器中同时读取SRAM型FPGA配置数据包，进行三选二表决，获得表决后的SRAM型FPGA配置数据包并传输给SRAM型FPGA，对SRAM型FPGA进行配置和刷新处理，并获得SRAM型FPGA反馈的配置操作结果和刷新操作结果。
[0018]可选地，在接收到状态信息请求指令时，高可靠逻辑器件接收可读写存储器反馈的读写操作结果，将读写操作结果、配置操作结果、刷新操作结果、校验结果和计算结果组成状态信息帧，并向外部输出。
[0019]可选地，高可靠逻辑器件包括：控制指令收发模块、数据解析与控制模块、存储器读写模块、配置刷新模块和应答接收模块；
[0020]控制指令收发模块：接收外部输入的控制指令；接收外部发送的SRAM型FPGA配置数据包，并输出给数据解析与控制模块；将数据解析与控制模块发送的状态信息帧通过控制总线向外部输出；
[0021]数据解析与控制模块：接收控制指令收发模块发送的SRAM型FPGA配置数据包，进行解析和拼接处理，获得解析和拼接后的SRAM型FPGA配置数据包；在收到第一程序上注指令时，将SRAM型FPGA配置数据包传输给存储器读写模块；在收到第二程序上注指令时，将SRAM型FPGA配置数据包传输给配置刷新模块，并获得SRAM型FPGA反馈的配置操作结果；在收到回读校验指令时，接收存储器读写模块传输的SRAM型FPGA配置数据包，进行校验和计算，获得校验和计算结果并存储；在收到配置刷新指令时，接收存储器读写模块传输的SRAM
型FPGA配置数据包并传输给配置刷新模块，并获得SRAM型FPGA反馈的配置操作结果和刷新操作结果；在收到三模冗余只配置不刷新指令和三模冗余配置并刷新指令时，接收存储器读写模块传输的三个SRAM型FPGA配置数据包进行三选二表决，获得表决后的SRAM型FPGA配置数据包并传输给配置刷新模块，并获得SRAM型FPGA反馈的配置操作结果和刷新操作结果；在收到状态信息请求指令时，接收存储器读写模块反馈的读写操作结果，将读写操作结果、配置操作结果、刷新操作结果、校验结果和计算结果组成状态信息帧转发给控制指令收发模块；
[0022]配置刷新模块：接收数据解析与控制模块发送的SRAM型FPGA配置数据包；在收到第二程序本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于存储器冗余的SRAM型FPGA配置系统，其特征在于，包括：多个可读写存储器、高可靠逻辑器件和SRAM型FPGA；可读写存储器：用于响应高可靠逻辑器件的读写操作，并反馈读写操作结果至高可靠逻辑器件；高可靠逻辑器件：接收外部输入的控制指令；接收外部发送的SRAM型FPGA配置数据包，进行解析和拼接处理，获得解析和拼接后的SRAM型FPGA配置数据包，根据控制指令传输给可读写存储器或SRAM型FPGA；根据控制指令从任意一个可读写存储器中读取SRAM型FPGA配置数据包，进行校验和计算，获得校验和计算结果并存储；根据控制指令将任意一片可读写存储器中读取的SRAM型FPGA配置数据包传输给SRAM型FPGA并获得SRAM型FPGA反馈的配置操作结果和刷新操作结果；根据控制指令从多片可读写存储器中同时读取SRAM型FPGA配置数据包，进行三选二表决，获得表决后的SRAM型FPGA配置数据包并传输给SRAM型FPGA，并获得SRAM型FPGA反馈的配置操作结果和刷新操作结果；接收可读写存储器反馈的读写操作结果，将读写操作结果、配置操作结果、刷新操作结果、校验结果和计算结果组成状态信息帧，并根据控制指令向外部输出；SRAM型FPGA：接收高可靠逻辑器件传输的SRAM型FPGA配置数据包，根据控制指令进行只配置不刷新处理，或进行配置并刷新处理。2.根据权利要求1所述的一种基于存储器冗余的SRAM型FPGA配置系统，其特征在于，可读写存储器的个数大于或等于3。3.根据权利要求2所述的一种基于存储器冗余的SRAM型FPGA配置系统，其特征在于，所述控制指令包括：第一程序上注指令、第二程序上注指令、回读校验指令、只配置不刷新指令、配置刷新指令、三模冗余只配置不刷新指令、三模冗余配置并刷新指令或状态信息请求指令。4.根据权利要求3所述的一种基于存储器冗余的SRAM型FPGA配置系统，其特征在于，在接收到第一程序上注指令时，高可靠逻辑器件将解析和拼接后的SRAM型FPGA配置数据包传输给第一程序上注指令中指定的可读写存储器，进行写操作；在接收到第二程序上注指令时，高可靠逻辑器件将解析和拼接后的SRAM型FPGA配置数据包传输给SRAM型FPGA，对SRAM型FPGA进行配置处理，并获得SRAM型FPGA反馈的配置操作结果。5.根据权利要求3所述的一种基于存储器冗余的SRAM型FPGA配置系统，其特征在于，在接收到回读校验指令时，高可靠逻辑器件从回读校验指令中指定的可读写存储器中读取SRAM型FPGA配置数据包，进行校验和计算，获得校验和计算结果并存储。6.根据权利要求3所述的一种基于存储器冗余的SRAM型FPGA配置系统，其特征在于，在接收到只配置不刷新指令时，高可靠逻辑器件从可读写存储器中读取的SRAM型FPGA配置数据包传输给SRAM型FPGA，对SRAM型FPGA进行配置处理，并获得SRAM型FPGA反馈的配置操作结果；在接收到配置刷新指令时，高可靠逻辑器件从可读写存储器中读取的SRAM型FPGA配置数据包传输给SRAM型FPGA，对SRAM型FPGA进行配置并刷新处理，并获得SRAM型FPGA反馈的配置操作结果和刷新操作结果。7.根据权利要求3所述的一种基于存储器冗余的SRAM型FPGA配置系统，其特征在于，在
接收到三模冗余只配置不刷新指令时，高可靠逻辑器件从多片可读写存储器中同时读取SRAM型FPGA配置数据包，进行三选二表决，获得表决后的SRAM型FPGA配置数据包并传输给SRAM型FPGA，对SRAM型FPGA进行配置处理，并获得SRAM型FPGA反馈的配置操作结果。8.根据权利要求3所述的一种基于存储器冗余的SRAM型FPGA配置系统，其特征在于，在接收到三模冗余配置并刷新指令时，高可...

【专利技术属性】
技术研发人员：靳凡，李立，郑小松，胡西阁，
申请(专利权)人：西安空间无线电技术研究所，
类型：发明
国别省市：