测量电路及测量方法技术

本发明专利技术提供一种测量电路及测量方法。其中，测量电路中的比较单元用于比较第一预设值和第二预设值之间的电压差，以使累加累减单元根据比较结果进行计数，控制单元根据计数结果调节比较电压两个输入端的电压差，从而计算出控制单元的电压分辨率，能够避免因第一恒流源和单位电阻的实际误差对实际的电压分辨率的影响，保证测量精度的精准。以及，计算出精准的待测电压，以校正待测电压的测量值，保证测量待测电压和输出功率的高精准度。且测量方法简便，易操作，有利于提高测量效率。进一步的，比较单元和控制单元中仅采用多个晶体管和多个单位电阻，几乎不使用电容器件，减少了测量电路的制备成本，且也缩小了测量电路占用芯片的面积，利于集成化。利于集成化。利于集成化。

【技术实现步骤摘要】
测量电路及测量方法


[0001]本专利技术涉及电子烟
，特别涉及一种测量电路及测量方法。

技术介绍

[0002]电子雾化器，一般指电子烟，是一种模仿卷烟的电子产品，有着与卷烟一样的外观、烟雾、味道和感觉。它是通过雾化等手段，将尼古丁等变成蒸汽后，让用户吸食的一种产品。近年来，随着越来越多的人开始接受电子烟，人们对电子烟的质量要求也越来越高。
[0003]电子雾化器一般采用恒定平均值电压、恒定均方根值电压和恒定功率输出。基于此，在对电子雾化器的输出进行采样测量时，现有的测量方案是对电池的供电电压值、输出峰值电压和电热丝的阻值采用逐次逼近模/数转换器（ADC）的方式，但测量芯片中需要制作大量的电容器件，占用晶圆面积较大，致使测量成本高，且测量精度有限。
[0004]因此，亟需一种新的测量方案，以降低测量成本，提高测量精度，简化测量步骤。

技术实现思路

[0005]本专利技术的目的在于提供一种测量电路及测量方法，以解决如何降低电子雾化器的测量成本、提高测量精度以及提高测量效率中的至少一个问题。
[0006]为解决上述技术问题，本专利技术提供一种测量电路，包括比较单元、累加累减单元和控制单元；所述比较单元具有第一输入端、第二输入端和输出端；所述第一输入端接入所述待测电压或第一预设电压，所述第二输入端接入所述基准电压或第二预设电压，所述输出端与所述累加累减单元相接；所述累加累减单元用于根据所述比较单元的输出值进行累加或累减的计数，并将计数结果输入至所述控制单元；所述控制单元包括第一电阻串联单元和第二电阻串联单元，所述第一电阻串联单元与所述第一输入端相接，所述第二电阻串联单元与所述第二输入端相接；所述控制单元用于根据所述计数结果，控制所述第一电阻串联单元或所述第二电阻串联单元对应接入所述第一输入端或所述第二输入端的电阻值，以调节所述第一输入端和所述第二输入端之间的电压差；其中，根据所述计数结果和所述第一预设电压与所述第二预设的差值计算出所述控制单元的电压分辨率，以及根据所述电压分辨率、所述计数结果和所述基准电压计算出所述待测电压。
[0007]可选的，在所述的测量电路中，所述第一电阻串联单元和所述第二电阻串联单元均包括串联的2
n
‑1个单位电阻；其中，所述累加累减单元采用二进制计数方式，且n为所述计数结果的位数。
[0008]可选的，在所述的测量电路中，所述控制单元还包括第一恒流源、第一开关阵列单元和第二开关阵列单元；所述第一恒流源分别与所述第一开关阵列单元和所述第二开关阵
列单元相接；所述第一开关阵列单元和所述第二开关阵列单元分别与所述第一电阻串联单元和所述第二电阻串联单元相接。
[0009]可选的，在所述的测量电路中，所述第一开关阵列单元和所述第二开关阵列单元均包括并联的2
n
‑1个开关，且相邻两个所述开关接在同一所述单位电阻的两端；其中，所述第一开关阵列单元中的第2
n
‑1个开关和所述第二开关阵列单元中的第一个开关接在所述第一电阻串联单元中第2
n
‑1个所述单位电阻的两端；所述第二开关阵列单元中的第2
n
‑1个开关接在所述第二电阻串联单元中的第2
n
‑1个所述单位电阻的一端，另一端与所述第二输入端相接。
[0010]可选的，在所述的测量电路中，当所述待测电压高于所述基准电压，或者，所述第一预设电压高于所述第二预设电压时，所述比较单元的输出值为高电平，所述累加累减单元的计数结果加1，所述第一电阻串联单元增加一个所述单位电阻接入至所述第一输入端，或者，所述第二电阻串联单元减少一个所述单位电阻接入至所述第二输入端，以使所述第一输入端和所述第二输入端之间的电压差减少一个电压分辨率；当所述待测电压低于所述基准电压，或者，所述第一预设电压低于所述第二预设电压时，所述比较单元的输出值为低电平，所述累加累减单元的计数结果减1，所述第一电阻串联单元减少一个所述单位电阻接入至所述第一输入端，或者，所述第二电阻串联单元增加一个所述单位电阻接入至所述第二输入端，以使所述第一输入端和所述第二输入端之间的电压差增加一个电压分辨率。
[0011]可选的，在所述的测量电路中，所述电压分辨率和所述待测电压满足如下公式：Δ=(Vref0
‑
Vref1)/D；Vp = Vn +M
×
Δ；其中，Δ为电压分辨率，Vref0为第一预设电压，Vref1为第二预设电压，D为测量电压分辨率时所述累加累减单元的计数结果与初始计数的差值；Vp为所述待测电压，Vn为所述基准电压，M为测量待测电压时所述累加累减单元的计数结果与初始计数的差值。
[0012]可选的，在所述的测量电路中，所述比较单元包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；其中，所述第一输入端与所述第一晶体管的栅极相接，所述第二输入端与所述第二晶体管的栅极相接，所述第一电阻串联单元与所述第一晶体管的源极相接，所述第二电阻串联单元与所述第二晶体管的源极相接，所述第一晶体管的漏极与所述第三晶体管的漏极和栅极相接，所述第二晶体管的漏极与所述第四晶体管的漏极和所述累加累减单元相接，所述第三晶体管的栅极与所述第四晶体管的栅极相接，所述第三晶体管的源极和所述第四晶体管的源极均接地。
[0013]可选的，在所述的测量电路中，所述第一晶体管和所述第二晶体管均为PMOS管，所述第三晶体管和所述第四晶体管均为NMOS管。
[0014]可选的，在所述的测量电路中，所述比较单元包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第一电容、第二电容、第二恒流源、第三恒流源、第四恒流源、第五恒流源和比较器；其中，所述第一PMOS管的源极、所述第二PMOS管的源极、所述第四恒流源的第一端
和所述第五恒流源的第一端均与电源端相接，所述第一PMOS管的栅极和漏极均与所述第二PMOS管的栅极相接，且所述第一PMOS管的漏极还与所述第一NMOS管的漏极和所述第二NMOS管的漏极相接，所述第二PMOS管的漏极分别与所述第七NMOS管的漏极和栅极、第八NMOS管的栅极和所述第九NMOS管的栅极相接；所述第三PMOS管的源极与所述第一电阻串联单元相接，所述第三PMOS管的栅极接入所述待测电压或所述第一预设电压，所述第三PMOS管的漏极分别与所述第三NMOS管的漏极、所述第十NMOS管的源极和所述第五NMOS管的漏极相接；所述第四PMOS管的源极与所述第二电阻串联单元相接，所述第四PMOS管的栅极与所述基准电压或所述第二预设电压相接，所述第四PMOS管的漏极分别与所述第四NMOS管的漏极、所述第十一NMOS管的源极和所述第六NMOS管的漏极相接；所述第一NMOS管的栅极分别与所述第四恒流源的第二端、所述第十NMOS管的漏极和所述比较器的正本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测量电路，其特征在于，包括比较单元、累加累减单元和控制单元；所述比较单元具有第一输入端、第二输入端和输出端；所述第一输入端接入待测电压或第一预设电压，所述第二输入端接入基准电压或第二预设电压，所述输出端与所述累加累减单元相接；所述累加累减单元用于根据所述比较单元的输出值进行累加或累减的计数，并将计数结果输入至所述控制单元；所述控制单元包括第一电阻串联单元和第二电阻串联单元，所述第一电阻串联单元与所述第一输入端相接，所述第二电阻串联单元与所述第二输入端相接；所述控制单元用于根据所述计数结果，控制所述第一电阻串联单元或所述第二电阻串联单元对应接入所述第一输入端或所述第二输入端的电阻值，以调节所述第一输入端和所述第二输入端之间的电压差；其中，根据所述计数结果和所述第一预设电压与所述第二预设的差值计算出所述控制单元的电压分辨率，以及根据所述电压分辨率、所述计数结果和所述基准电压计算出所述待测电压。2.根据权利要求1所述的测量电路，其特征在于，所述第一电阻串联单元和所述第二电阻串联单元均包括串联的2
n
‑1个单位电阻；其中，所述累加累减单元采用二进制计数方式，且n为所述计数结果的位数。3.根据权利要求2所述的测量电路，其特征在于，所述控制单元还包括第一恒流源、第一开关阵列单元和第二开关阵列单元；所述第一恒流源分别与所述第一开关阵列单元和所述第二开关阵列单元相接；所述第一开关阵列单元和所述第二开关阵列单元分别与所述第一电阻串联单元和所述第二电阻串联单元相接。4.根据权利要求3所述的测量电路，其特征在于，所述第一开关阵列单元和所述第二开关阵列单元均包括并联的2
n
‑1个开关，且相邻两个所述开关接在同一所述单位电阻的两端；其中，所述第一开关阵列单元中的第2
n
‑1个开关和所述第二开关阵列单元中的第一个开关接在所述第一电阻串联单元中第2
n
‑1个所述单位电阻的两端；所述第二开关阵列单元中的第2
n
‑1个开关接在所述第二电阻串联单元中的第2
n
‑1个所述单位电阻的一端，另一端与所述第二输入端相接。5.根据权利要求2所述的测量电路，其特征在于，当所述待测电压高于所述基准电压，或者，所述第一预设电压高于所述第二预设电压时，所述比较单元的输出值为高电平，所述累加累减单元的计数结果加1，所述第一电阻串联单元增加一个所述单位电阻接入至所述第一输入端，或者，所述第二电阻串联单元减少一个所述单位电阻接入至所述第二输入端，以使所述第一输入端和所述第二输入端之间的电压差减少一个电压分辨率；当所述待测电压低于所述基准电压，或者，所述第一预设电压低于所述第二预设电压时，所述比较单元的输出值为低电平，所述累加累减单元的计数结果减1，所述第一电阻串联单元减少一个所述单位电阻接入至所述第一输入端，或者，所述第二电阻串联单元增加一个所述单位电阻接入至所述第二输入端，以使所述第一输入端和所述第二输入端之间的电压差增加一个电压分辨率。6.根据权利要求1所述的测量电路，其特征在于，所述电压分辨率和所述待测电压满足如下公式：
Δ=(Vref0
‑
Vref1)/D；Vp = Vn +M
×
Δ；其中，Δ为电压分辨率，Vref0为第一预设电压，Vref1为第二预设电压，D为测量电压分辨率时所述累加累减单元的计数结果与初始计数的差值；Vp为所述待测电压，Vn为所述基准电压，M为测量待测电压时所述累加累减单元的计数结果与初始计数的差值。7.根据权利要求1所述的测量电路，其特征在于，所述比较单元包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；其中，所述第一输入端与所述第一晶体管的栅极相接，所述第二输入端与所述第二晶体管的栅极相接，所述第一电阻串联单元与所述第一晶体管的源极相接，所述第二电阻串联单元与所述第二晶体管的源极相接，所述第一晶体管的漏极与所述第三晶体管的漏极和栅极相接，所述第二晶体管的漏极与所述第四晶体管的漏极和所述累加累减单元相接，所述第三晶体管的栅极与所述第四晶体管的栅极相接，所述第三晶体管的源极和所述第四晶体管的源极均接地。8.根据权利要求1所述的测量电路，其特征在于，所述第一...

【专利技术属性】
技术研发人员：朱伟民，蒋铮，沈华，
申请(专利权)人：无锡市晶源微电子有限公司，
类型：发明
国别省市：