一种环栅晶体管及其制造方法技术

本发明专利技术公开了一种环栅晶体管及其制造方法，涉及半导体技术领域，用于改善环栅晶体管中寄生沟道的漏电，提高环栅晶体管的导电性能。所述环栅晶体管包括：衬底、形成在衬底上的堆叠结构、形成在衬底与堆叠结构之间的含锗半导体结构、以及环绕在至少一层纳米片外周的栅堆叠。堆叠结构包括源区、漏区和至少一层纳米片。至少一层纳米片位于源区和漏区之间，至少一层纳米片分别与源区和漏区接触。含锗半导体结构的宽度小于至少一层纳米片的宽度。含锗半导体结构中锗的含量高于至少一层纳米片中锗的含量。至少一层纳米片与含锗半导体结构之间具有空隙。所述环栅晶体管的制造方法用于制造上述环栅晶体管。上述环栅晶体管。上述环栅晶体管。

【技术实现步骤摘要】
一种环栅晶体管及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种环栅晶体管及其制造方法。

技术介绍

[0002]与鳍式场效应晶体管相比，环栅晶体管具有的栅堆叠不仅形成在沟道的顶部和侧壁上，还形成在沟道的底部，从而能够抑制短沟道效应，增强环栅晶体管的栅控能力。
[0003]但是，在环栅晶体管具有的沟道包括至少一层纳米片的情况下，难以采用现有的制造方法抑制环栅晶体管中寄生沟道的漏电，从而降低了环栅晶体管的工作性能。

技术实现思路

[0004]本专利技术的目的在于提供一种环栅晶体管及其制造方法，用于改善环栅晶体管中寄生沟道的漏电，提高环栅晶体管的导电性能。
[0005]为了实现上述目的，本专利技术提供了一种环栅晶体管，该环栅晶体管包括：
[0006]衬底，
[0007]形成在衬底上的堆叠结构。堆叠结构包括源区、漏区和至少一层纳米片。至少一层纳米片位于源区和漏区之间，至少一层纳米片分别与源区和漏区接触。
[0008]形成在衬底与堆叠结构之间的含锗半导体结构。含锗半导体结构的宽度小于至少一层纳米片的宽度。含锗半导体结构中锗的含量高于至少一层纳米片中锗的含量。至少一层纳米片与含锗半导体结构之间具有空隙。
[0009]以及环绕在至少一层纳米片外周的栅堆叠。
[0010]与现有技术相比，本专利技术提供的环栅晶体管中，在衬底与堆叠结构之间形成有含锗半导体结构。并且，该含锗半导体结构的宽度小于纳米片的宽度。基于此，在其它规格因素相同的情况下，与现有技术中环栅晶体管包括的栅堆叠的底部与宽度等于纳米片宽度的寄生沟道接触相比，本专利技术提供的环栅晶体管包括的栅堆叠的底部与含锗半导体结构的有效接触宽度更小。在上述情况下，当环栅晶体管处于工作状态时，在栅堆叠的栅控作用下含锗半导体结构中所能够形成的载流子的路径宽度更小，从而可以使得源区和漏区通过含锗半导体结构导通的漏电流显著降低，即可以改善环栅晶体管中寄生沟道的漏电，提高环栅晶体管的导电性能。
[0011]此外，含锗半导体结构中锗的含量高于至少一层纳米片中锗的含量。基于此，在制造本专利技术提供的环栅晶体管的过程中，可以通过含锗半导体结构与纳米片中锗含量的不同，选择仅对含锗半导体结构具有刻蚀作用的刻蚀剂，以实现仅对用制造含锗半导体结构的含锗半导体层沿宽度方向的两侧进行选择性刻蚀，而不会对用于制造纳米片的沟道层造成影响，提高环栅晶体管的良率的同时，降低环栅晶体管的制造难度。
[0012]本专利技术还提供了一种环栅晶体管的制造方法，该环栅晶体管的制造方法包括：
[0013]提供一衬底。
[0014]在衬底上堆叠结构和含锗半导体结构。堆叠结构包括源区、漏区和至少一层纳米
片。至少一层纳米片位于源区和漏区之间，至少一层纳米片分别与源区和漏区接触。含锗半导体结构位于衬底与堆叠结构之间。含锗半导体结构的宽度小于至少一层纳米片的宽度。含锗半导体结构中锗的含量高于至少一层纳米片中锗的含量。至少一层纳米片与含锗半导体结构之间具有空隙。
[0015]形成环绕在至少一层纳米片外周的栅堆叠。
[0016]与现有技术相比，本专利技术提供的环栅晶体管的制造方法具有的有益效果与本专利技术提供的环栅晶体管具有的有益效果相同，此处不再赘述。
附图说明
[0017]此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0018]图1中的(1)部分为在衬底上第一鳍状结构和阻挡层后的结构示意图；图1中的(2)部分为衬底上形成鳍式场效应晶体管后的结构断面图；
[0019]图2中的(1)部分为在采用防穿通注入工艺对第二鳍状结构进行处理后的结构断面图；图2中的(2)部分为基于第二鳍状结构形成环栅晶体管后的结构断面图；
[0020]图3为本专利技术实施例中在衬底上依次形成用于制造含锗半导体层和至少一层叠层的膜层后的结构示意图；
[0021]图4为本专利技术实施例中形成鳍状结构后的结构示意图；
[0022]图5中的(1)部分为本专利技术实施例中形状鳍状结构后沿B
‑
B
’
向的结构断面图；图5中的(2)和(3)部分为本专利技术实施例中形成鳍状结构后沿A
‑
A
’
向的两种结构断面图；
[0023]图6为本专利技术实施例中选择性氧化含锗半导体层后的结构示意图；
[0024]图7为本专利技术实施例中去除氧化层后的结构示意图；
[0025]图8中的(1)和(2)部分为本专利技术实施例中选择性刻蚀含锗半导体层后的两种结构示意图；
[0026]图9为本专利技术实施例中形成浅槽隔离结构后的结构示意图；
[0027]图10中的(1)和(2)部分分别为本专利技术实施例中形成牺牲栅和侧墙后沿B
‑
B
’
向和沿A
‑
A
’
向的结构断面图；
[0028]图11为本专利技术实施例中形成源区和漏区后沿B
‑
B
’
向的结构断面图；
[0029]图12为本专利技术实施例中形成介电层后沿B
‑
B
’
向的结构断面图；
[0030]图13为本专利技术实施例中去除牺牲栅后的结构示意图；
[0031]图14中(1)和(2)部分分别为本专利技术实施例中形成纳米片后的一种结构沿B
‑
B
’
向和沿A
‑
A
’
向的结构断面图；
[0032]图15中(1)和(2)部分分别为本专利技术实施例中形成纳米片后的另一种结构沿B
‑
B
’
向和沿A
‑
A
’
向的结构断面图；
[0033]图16中(1)和(2)部分分别为本专利技术实施例提供的两种环栅晶体管沿A
‑
A
’
向的结构断面图
[0034]图17为本专利技术实施例提供的环栅晶体管的制造方法流程图。
[0035]附图标记：11为衬底，12为鳍状结构，121为含锗半导体层，122为叠层，1221为牺牲层，1222为沟道层，13为氧化层，14为浅槽隔离结构，15为鳍部，151为源形成区，152为漏形
成区，153为过渡区，16为牺牲栅，17为侧墙，18为源区，19为漏区，20为介电层，21为纳米片，22为含锗半导体结构，221为第一半导体部，222为第二半导体部，23为栅堆叠，231为栅介质层，232为栅极，24为第一鳍状结构，25为阻挡层，26为第二鳍状结构，27为中心区域。
具体实施方式
[0036]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种环栅晶体管，其特征在于，包括：衬底，形成在衬底上的堆叠结构；所述堆叠结构包括源区、漏区和至少一层纳米片；所述至少一层纳米片位于所述源区和所述漏区之间，所述至少一层纳米片分别与所述源区和所述漏区接触；形成在所述衬底与所述堆叠结构之间的含锗半导体结构；所述含锗半导体结构的宽度小于所述至少一层纳米片的宽度；所述含锗半导体结构中锗的含量高于所述至少一层纳米片中锗的含量；所述至少一层纳米片与所述含锗半导体结构之间具有空隙；以及环绕在至少一层纳米片外周的栅堆叠。2.根据权利要求1所述的环栅晶体管，其特征在于，沿着所述衬底的厚度方向，所述含锗半导体结构各部分的材质均相同。3.根据权利要求1所述的环栅晶体管，其特征在于，所述含锗半导体结构位于所述源区和所述漏区下方的部分为第一半导体部；所述含锗半导体结构位于所述至少一层纳米片下方的部分为第二半导体部；所述第二半导体部的顶部高度大于零、且小于所述第一半导体部的顶部高度。4.根据权利要求1所述的环栅晶体管，其特征在于，所述含锗半导体结构的宽度为5nm至15nm；和/或，所述至少一层纳米片的材质为Si1‑
x
Ge
x
；所述含锗半导体结构的材质为Si1‑
y
Ge
y
；其中，0≤x≤1，0＜y≤1，y
‑
x≥0.2。5.根据权利要求1～4任一项所述的环栅晶体管，其特征在于，所述含锗半导体结构中掺杂有浓度为1E17cm
‑3至5E18cm
‑3的P型杂质或N型杂质；所述含锗半导体结构中杂质的掺杂类型与所述源区和所述漏区中杂质的掺杂类型相反；和/或，所述环栅晶体管还包括浅槽隔离结构；所述浅槽隔离结构形成在所述衬底暴露在所述含锗半导体结构之外的部分上；所述栅堆叠位于所述含锗半导体结构和所述浅槽隔离结构上；所述含锗半导体结构的顶部高度小于等于所述浅槽隔离结构的顶部高度。6.一种环栅晶体管的制造方法，其特征在于，包括：提供一衬底；在所述衬底上堆叠结构和含锗半导体结构；所述堆叠结构包括源区、漏区和至少一层纳米片；所述至少一层纳米片位于所述源区和所述漏区之间，所述至少一层纳米片分别与所述源区和所述漏区接触；所述含锗半导体结构位于所述衬底与所述堆叠结构之间；所述含锗半导体结构的宽度小于所述至少一层纳米片的宽度；所述含锗半导体结构中锗的含量高于所述至少一层纳米片中锗的含量；所述至少一层纳米片与所述含锗半导体结构之间具有空隙；形成环绕在至少一层纳米片外周的栅堆叠。7.根据权利要求6所述的环栅晶体管的制造方法，其特征在于，所述在所述衬底上堆叠结构和含锗半导体...

【专利技术属性】
技术研发人员：李永亮，赵飞，罗军，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：