本发明专利技术提供一种拐弯区加厚型SNSPD器件的制备方法，基于电子束灰度曝光，形成具有高度差的电子束抗蚀掩膜，以作为超导薄膜的图形掩模，然后通过具有明显刻蚀选择比的刻蚀工艺进行图形转移，形成包括直线区和拐弯区的超导纳米线，且拐弯区对应的超导纳米线的厚度大于直线区对应的超导纳米线的厚度，从而制备拐弯区加厚型SNSPD器件，较大程度地抑制电流拥挤效应，且具有较高的临界电流和低暗计数率等优势，显著提高SNSPD器件的性能。本发明专利技术仅通过一步电子束曝光和一步图形转移，即可实现拐角区加厚的超导纳米线的制备，简化了制备工艺流程，且可提升拐弯区加厚型SNSPD器件的性能及制备良率。制备良率。制备良率。
【技术实现步骤摘要】
拐弯区加厚型SNSPD器件的制备方法
[0001]本专利技术涉及光探测
，特别是涉及一种拐弯区加厚型SNSPD器件的制备方法。
技术介绍
[0002]超导纳米线单光子探测器(Superconducting nanowire single photon detector，SNSPD)是一种量子极限灵敏度的光探测器，最早于2001年由Gol
’
tsman等人报道。工作的基本原理是利用光子能量实现超导纳米线中电子库珀对(Cooper pair)的拆对，从而在超导纳米线局域发生超导
‑
非超导相变。与传统半导体单光子探测器相比，SNSPD具有速度快、响应带宽、暗计数率低及时间抖动小等特点，已经广泛应用于量子信息、激光雷达、深空通信等领域，并有力推动了相关领域的科技发展。
[0003]SNSPD器件的核心是用超薄超导薄膜制成的曲折纳米线，包括用于光子探测的有源直线区，而直线区两端还包括用于电学互连的拐弯区。虽然超导纳米线的拐弯区不直接参与光子检测，但是超导纳米线中的开关电流I
C
将因为拐弯区的“电流拥挤效应”而减小，从而导致可施加的偏置电流I
B
减小，这会导致探测器灵敏度变差。除此之外，暗计数率也会因“电流拥挤效应”而增加，从而导致探测器探测性能下降。
[0004]为了解决SNSPD器件中超导纳米线拐弯区的“电流拥挤效应”，已有多种方案被提出，包括优化拐弯弧度(降低电流拥挤效果有限)、降低占空比以减少SNSPD器件结构中拐弯数量(不适用于高效率探测器件)等。美国麻省理工学院的Reza Baghdadi等人提出了一种非常具有吸引力的方案，就是利用纳米线厚度的改变来减少电流拥挤效应。在这种超导薄膜厚度变化的SNSPD器件结构中，纳米曲折线是由薄的直纳米线(有源直线区)和厚的弯曲纳米线(拐弯区)两个薄膜厚度不同的区域组成。与直线区纳米线条部分相比，拐弯区弯曲纳米线由于薄膜厚度相对较厚，降低了该拐弯区的电流密度，从而抑制了电流拥挤效应对临界电流的影响，此类器件称之为拐弯区加厚型SNSPD器件，其核心结构就是构建具有厚度差异分布的纳米曲折线。
[0005]当前在纳米曲折线上构建不同薄膜厚度的区域主要有两种方法，其制备关键技术均是基于两步电子束光刻。第一种方法是分区光刻减薄：在电子束曝光后采用刻蚀手段减薄纳米线的厚度，例如可以先光刻加工整个纳米曲折线结构区域，然后再套刻减薄有源区的纳米线条厚度；也可以先光刻减薄有源区的纳米线条厚度，然后再套刻加工出整个纳米曲折线结构区域。第二种方法是分区光刻增厚：先光刻加工出拐弯区，然后沉积一定厚度的超导薄膜，通过沉积
‑
剥离方式实现拐弯区域薄膜厚度增加，最后再光刻加工出整个纳米曲折线结构区域。上述两种方法主要面临如下共性问题，首先都涉及两步电子束光刻，工艺步骤增加了器件加工工艺的复杂性；其次是涉及直线区和拐弯区的分区光刻，对电子束曝光套刻工艺要求很高。另外，对于上述提到的第二种方法(分区光刻增厚)，还需要考虑克服拐弯区增厚时薄膜沉积时界面氧化问题，通常的解决方案是要求超导薄膜沉积设备配备原位离子清洗装置，在沉积前进行表面氧化层去除，这不但对设备提出了更高的要求，也同时进
一步增加了器件加工的工艺步骤和复杂性。
[0006]综上考虑，现有实现拐弯区加厚型SNSPD器件的制备工艺步骤较多，且涉及电子束套刻等复杂工艺，导致此类SNSPD器件制备重复性和良率不高。
[0007]因此，如何实现具有拐弯区加厚型SNSPD器件核心结构纳米曲折线的简单、高效、稳定加工工艺成为当前亟待解决的一个重要技术问题。
技术实现思路
[0008]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种拐弯区加厚型SNSPD器件的制备方法，用于解决现有技术中拐弯区加厚型SNSPD器件的上述一系列制备问题。
[0009]为实现上述目的及其他相关目的，本专利技术提供一种拐弯区加厚型SNSPD器件的制备方法，包括以下步骤：
[0010]提供衬底；
[0011]于所述衬底上形成超导薄膜；
[0012]于所述超导薄膜上形成电子束抗蚀层；
[0013]进行光刻，采用电子束灰度曝光及显影，图形化所述电子束抗蚀层，形成具有高度差的电子束抗蚀掩膜；
[0014]基于所述电子束抗蚀掩膜对所述超导薄膜进行刻蚀，形成超导纳米线，所述超导纳米线包括直线区和拐弯区，且所述拐弯区对应的所述超导纳米线的厚度大于所述直线区对应的所述超导纳米线的厚度。
[0015]可选地，进行所述刻蚀步骤时包括以下阶段：
[0016]第一阶段刻蚀，去除未被所述电子束抗蚀掩膜覆盖的所述超导薄膜，且所述直线区上对应的所述电子束抗蚀掩膜被去除完毕，以显露所述直线区；
[0017]第二阶段刻蚀，对显露的所述直线区进行减薄。
[0018]可选地，采用电子束灰度曝光及显影，图形化所述电子束抗蚀层，形成具有高度差的所述电子束抗蚀掩膜的步骤包括：
[0019]定义所述电子束抗蚀层的厚度为t1，所述拐弯区对应的所述超导纳米线的厚度为t2，进行所述光刻步骤后，所述直线区上对应的所述电子束抗蚀掩膜的厚度为t3，进行刻蚀步骤后，所述拐弯区上对应的所述电子束抗蚀掩膜的厚度为t5，所述直线区上对应的所述超导纳米线的厚度为t6，V
r
代表所述电子束抗蚀层的刻蚀速率、V
m
代表所述超导薄膜的刻蚀速率，S代表所述电子束抗蚀层与所述超导薄膜的刻蚀选择比，即S＝V
r
/V
m
；
[0020]其中，t3＝t2·
S，t5＝t1‑
(t2‑
t6)
·
S
‑
t2·
S，且t5≥0，则t1≥(2t2–
t6)
·
S，以确定t1及t3的取值；
[0021]结合所述电子束抗蚀层的对比度曲线，确定所述电子束抗蚀层中对应形成整个所述超导纳米线的电子束剂量Dose1和在所述电子束剂量Dose1的基础上曝光所述直线区所对应的电子束剂量Dose2，经过所述电子束灰度曝光及显影后，获得三维胶型结构的具有高度差的所述电子束抗蚀掩膜。
[0022]可选地，在所述第一阶段刻蚀，刻蚀时间T1＝t2/V
m
，在所述第二阶段刻蚀，刻蚀时间T2＝(t2–
t6)/V
m
，则总刻蚀时间T＝(2t2–
t6)/V
m
。
[0023]可选地，所述电子束抗蚀层包括HSQ系列、PMMA系列、AR
‑
P 6200系列及ZEP系列中
的一种。
[0024]可选地，基于所述电子束抗蚀掩膜对所述超导薄膜进行刻蚀的方法包括反应离子刻蚀法或电感耦合等离子体刻蚀法。
[0025]可选地，所述超导薄膜包括NbN超导薄膜、WSi超导薄膜、NbSi超导薄膜、MoSi超导薄膜及Nb超导本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种拐弯区加厚型SNSPD器件的制备方法，其特征在于，包括以下步骤：提供衬底；于所述衬底上形成超导薄膜；于所述超导薄膜上形成电子束抗蚀层；进行光刻，采用电子束灰度曝光及显影，图形化所述电子束抗蚀层，形成具有高度差的电子束抗蚀掩膜；基于所述电子束抗蚀掩膜对所述超导薄膜进行刻蚀，形成超导纳米线，所述超导纳米线包括直线区和拐弯区，且所述拐弯区对应的所述超导纳米线的厚度大于所述直线区对应的所述超导纳米线的厚度。2.根据权利要求1所述的拐弯区加厚型SNSPD器件的制备方法，其特征在于，进行所述刻蚀步骤时包括以下阶段：第一阶段刻蚀，去除未被所述电子束抗蚀掩膜覆盖的所述超导薄膜，且所述直线区上对应的所述电子束抗蚀掩膜被去除完毕，以显露所述直线区；第二阶段刻蚀，对显露的所述直线区进行减薄。3.根据权利要求2所述的拐弯区加厚型SNSPD器件的制备方法，其特征在于，采用电子束灰度曝光及显影，图形化所述电子束抗蚀层，形成具有高度差的所述电子束抗蚀掩膜的步骤包括：定义所述电子束抗蚀层的厚度为t1，所述拐弯区对应的所述超导纳米线的厚度为t2，进行所述光刻步骤后，所述直线区上对应的所述电子束抗蚀掩膜的厚度为t3，进行刻蚀步骤后，所述拐弯区上对应的所述电子束抗蚀掩膜的厚度为t5，所述直线区上对应的所述超导纳米线的厚度为t6，V
r
代表所述电子束抗蚀层的刻蚀速率、V
m
代表所述超导薄膜的刻蚀速率，S代表所述电子束抗蚀层与所述超导薄膜的刻蚀选择比，即S＝V
r
/V
m
；其中，t3＝t2·
S，t5＝t1‑
(t2‑
t6)
·
S
‑
t2·
S，且t5≥0，则t1≥(2t2–
t6)
·
...
【专利技术属性】
技术研发人员：彭炜，李有金，刘晓宇，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。