像素电路、其驱动方法及显示装置制造方法及图纸

本公开实施例提供的像素电路、其驱动方法及显示装置，通过设置电压控制电路，可以在输入数据电压之前，对驱动晶体管的栅极、第一极以及第二极进行复位。这样可以使像素电路在每一个显示帧中工作时，在输入数据电压之前，使驱动晶体管的栅极的电压相同，使驱动晶体管的第一极的电压相同，以及使驱动晶体管的第二极的电压相同，从而可以改善高低灰阶切换时的迟滞效应造成的残影的问题。滞效应造成的残影的问题。滞效应造成的残影的问题。

【技术实现步骤摘要】
像素电路、其驱动方法及显示装置


[0001]本公开涉及显示
，特别涉及像素电路、其驱动方法及显示装置。

技术介绍

[0002]有机发光二极管(Organic Light Emitting Diode，OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)、微型发光二极管(Micro Light Emitting Diode，Micro LED)等电致发光二极管具有自发光、低能耗等优点，是当今电致发光显示装置应用研究领域的热点之一。一般电致发光显示装置中采用像素电路来驱动电致发光二极管发光。

技术实现思路

[0003]本公开实施例提供的像素电路，包括：
[0004]发光器件；
[0005]驱动晶体管，与所述发光器件耦接，且所述驱动晶体管被配置为根据数据电压产生驱动电流；
[0006]数据写入电路，与所述驱动晶体管耦接，且所述数据写入电路被配置为响应于加载的信号，输入所述数据电压；
[0007]电压控制电路，与所述驱动晶体管耦接；其中，所述电压控制电路被配置为响应于加载的信号，在输入所述数据电压之前，对所述驱动晶体管的栅极、第一极以及第二极进行复位。
[0008]在一些示例中，所述电压控制电路包括：
[0009]第一控制电路，被配置为响应于第一控制信号端的信号，对所述驱动晶体管的第一极进行复位以及对所述驱动晶体管的阈值电压进行补偿；
[0010]第二控制电路，被配置为响应于第二控制信号端的信号，将初始化信号端的信号分别提供给所述驱动晶体管的栅极和所述驱动晶体管的第二极。
[0011]在一些示例中，所述第一控制电路包括：
[0012]第一子控制电路，被配置为响应于所述第一控制信号端的信号，将所述驱动晶体管的第一极、第一节点以及第二节点导通；
[0013]第一存储电路，被配置为存储所述第二节点的电压；
[0014]第二存储电路，被配置为存储所述驱动晶体管的栅极的电压。
[0015]在一些示例中，所述第一子控制电路包括：第一晶体管和第二晶体管；其中，所述第一晶体管的栅极与所述第一控制信号端耦接，所述第一晶体管的第一极与所述驱动晶体管的第一极耦接，所述第一晶体管的第二极与所述第一节点耦接；所述第二晶体管的栅极与所述第一控制信号端耦接，所述第二晶体管的第一极与所述第一节点耦接，所述第二晶体管的第二极与所述第二节点耦接；
[0016]和/或，所述第一存储电路包括：第一电容；其中，所述第一电容的第一电极板与所
述第二节点耦接，所述第一电容的第二电极板与参考信号端耦接；
[0017]和/或，所述第二存储电路包括：第二电容；其中，所述第二电容的第一电极板与所述第二节点耦接，所述第二电容的第二电极板与所述驱动晶体管的栅极耦接。
[0018]在一些示例中，所述参考信号端与第一电源端为同一信号端。
[0019]在一些示例中，所述第二控制电路包括第三晶体管和第四晶体管；
[0020]所述第三晶体管的栅极与所述第二控制信号端耦接，所述第三晶体管的第一极与所述初始化信号端耦接，所述第三晶体管的第二极与所述驱动晶体管的栅极耦接；
[0021]所述第四晶体管的栅极与所述第二控制信号端耦接，所述第四晶体管的第一极与所述初始化信号端耦接，所述第四晶体管的第二极与所述驱动晶体管的第二极耦接。
[0022]在一些示例中，所述数据写入电路包括第五晶体管；
[0023]所述第五晶体管的栅极与扫描信号端耦接，所述第五晶体管的第一极与数据信号端耦接，所述第五晶体管的第二极与所述驱动晶体管的栅极耦接。
[0024]在一些示例中，所述像素电路还包括：发光控制电路；
[0025]所述发光控制电路被配置为响应于发光控制信号端的信号，将第一电源端的信号提供给所述驱动晶体管的第一极。
[0026]在一些示例中，所述发光控制电路包括第六晶体管；
[0027]所述第六晶体管的栅极与所述发光控制信号端耦接，所述第六晶体管的第一极与所述第一电源端耦接，所述第六晶体管的第二极与所述驱动晶体管的第一极耦接。
[0028]在一些示例中，在一个显示帧内，对所述驱动晶体管进行复位的频率大于输入所述数据电压的频率。
[0029]在一些示例中，在所述像素电路工作的当前显示帧中，第二控制信号端加载的信号的有效电平的总数为扫描信号端加载的信号的有效电平的总数和第一控制信号端加载的信号的无效电平的总数之和。
[0030]在一些示例中，所述第二控制信号端加载的信号的有效电平的总数与发光控制信号端加载的信号的无效电平的总数相同。
[0031]在一些示例中，将所述当前显示帧分为连续的多个子显示帧，将所述多个子显示帧中的第一个子显示帧定义为刷新子帧，其余子显示帧定义为保持子帧；
[0032]在所述刷新子帧中，第一控制信号端加载的信号包括有效电平，第二控制信号端加载的信号包括有效电平和无效电平，扫描信号端加载的信号包括有效电平和无效电平，发光控制信号端加载的信号包括有效电平和无效电平；
[0033]在所述保持子帧中，所述第一控制信号端加载的信号包括有效电平和无效电平，所述第二控制信号端加载的信号包括有效电平和无效电平，所述扫描信号端加载的信号包括无效电平，所述发光控制信号端加载的信号包括有效电平和无效电平。
[0034]本公开实施例提供的显示装置，包括上述的像素电路。
[0035]本公开实施例提供的用于上述的像素电路的驱动方法，一个显示帧分为连续的多个子显示帧，将所述多个子显示帧中的第一个子显示帧定义为刷新子帧，其余子显示帧定义为保持子帧；其中，所述刷新子帧具有第一复位阶段，数据写入阶段以及发光阶段，所述保持子帧具有第二复位阶段以及发光阶段；
[0036]所述驱动方法包括：
[0037]在所述第一复位阶段，所述电压控制电路响应于加载的信号，对所述驱动晶体管的栅极、第一极以及第二极进行复位；
[0038]在所述数据写入阶段，所述数据写入电路响应于加载的信号，输入所述数据电压；
[0039]在所述发光阶段，所述驱动晶体管根据数据电压产生驱动电流，以驱动所述发光器件发光；
[0040]在所述第二复位阶段，所述电压控制电路响应于加载的信号，对所述驱动晶体管的栅极、第一极以及第二极进行复位；
[0041]在所述发光阶段，所述驱动晶体管根据数据电压产生驱动电流，以驱动所述发光器件发光。
附图说明
[0042]图1为本公开实施例中的像素电路的一些结构示意图；
[0043]图2为本公开实施例中的像素电路的另一些结构示意图；
[0044]图3为本公开实施例中的像素电路的又一些结构示意图；
[0045]图4为本公开实施例中的一些信号时序图；
[0046]图5为本公开实施例中的像素电路的又一些结构示意图。
具体实施方式
[004本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：发光器件；驱动晶体管，与所述发光器件耦接，且所述驱动晶体管被配置为根据数据电压产生驱动电流；数据写入电路，与所述驱动晶体管耦接，且所述数据写入电路被配置为响应于加载的信号，输入所述数据电压；电压控制电路，与所述驱动晶体管耦接；其中，所述电压控制电路被配置为响应于加载的信号，在输入所述数据电压之前，对所述驱动晶体管的栅极、第一极以及第二极进行复位。2.如权利要求1所述的像素电路，其特征在于，所述电压控制电路包括：第一控制电路，被配置为响应于第一控制信号端的信号，对所述驱动晶体管的第一极进行复位以及对所述驱动晶体管的阈值电压进行补偿；第二控制电路，被配置为响应于第二控制信号端的信号，将初始化信号端的信号分别提供给所述驱动晶体管的栅极和所述驱动晶体管的第二极。3.如权利要求2所述的像素电路，其特征在于，所述第一控制电路包括：第一子控制电路，被配置为响应于所述第一控制信号端的信号，将所述驱动晶体管的第一极、第一节点以及第二节点导通；第一存储电路，被配置为存储所述第二节点的电压；第二存储电路，被配置为存储所述驱动晶体管的栅极的电压。4.如权利要求3所述的像素电路，其特征在于，所述第一子控制电路包括：第一晶体管和第二晶体管；其中，所述第一晶体管的栅极与所述第一控制信号端耦接，所述第一晶体管的第一极与所述驱动晶体管的第一极耦接，所述第一晶体管的第二极与所述第一节点耦接；所述第二晶体管的栅极与所述第一控制信号端耦接，所述第二晶体管的第一极与所述第一节点耦接，所述第二晶体管的第二极与所述第二节点耦接；和/或，所述第一存储电路包括：第一电容；其中，所述第一电容的第一电极板与所述第二节点耦接，所述第一电容的第二电极板与参考信号端耦接；和/或，所述第二存储电路包括：第二电容；其中，所述第二电容的第一电极板与所述第二节点耦接，所述第二电容的第二电极板与所述驱动晶体管的栅极耦接。5.如权利要求4所述的像素电路，其特征在于，所述参考信号端与第一电源端为同一信号端。6.如权利要求2
‑
5任一项所述的像素电路，其特征在于，所述第二控制电路包括第三晶体管和第四晶体管；所述第三晶体管的栅极与所述第二控制信号端耦接，所述第三晶体管的第一极与所述初始化信号端耦接，所述第三晶体管的第二极与所述驱动晶体管的栅极耦接；所述第四晶体管的栅极与所述第二控制信号端耦接，所述第四晶体管的第一极与所述初始化信号端耦接，所述第四晶体管的第二极与所述驱动晶体管的第二极耦接。7.如权利要求1
‑
5任一项所述的像素电路，其特征在于，所述数据写入电路包括第五晶体管；所述第五晶体管的栅极与扫描信号端耦接，所述第五晶体管的第一极与数据信号端耦
接，所述第五晶体管的第二极与所述驱动晶体管的栅极耦接。8.如权利要求1

【专利技术属性】
技术研发人员：羊振中，詹裕程，景阳钟，张云鹏，
申请(专利权)人：成都京东方光电科技有限公司，
类型：发明
国别省市：