半导体结构及其形成方法技术

本公开提出一种半导体结构及其形成方法。半导体结构包含半导体基板以及位于有源装置上的内连结构。内连结构包含第一层、位于第一层上的第二层、位于第二层上的第三层以及位于第三层上的第四层。第一穿孔延伸穿过半导体基板、第一层以及第二层。第二穿孔延伸穿过第三层以及第四层，且第二穿孔的底面接触第一穿孔的顶面。的顶面。的顶面。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体结构，尤其涉及半导体结构的穿孔及其形成方法。

技术介绍

[0002]由于许多电子元件(例如，晶体管、二极管、电阻器、电容器等等)的整合密度的不断改善，半导体产业正面临迅速的成长。大致上而言，整合密度的改善源自于最小特征尺寸的不断地缩减，这允许更多元件被整合进一个给定的区域。随着缩小电子装置的需求增加，更小半导体裸片(die)及其之更有创意的工艺技术的需求便浮现了。

技术实现思路

[0003]在一实施方式中，提供一种半导体结构，包含半导体基板，半导体基板具有第一侧以及相对于第一侧的第二侧；有源装置，位于半导体基板的第一侧；内连结构，位于半导体基板上，内连结构位于有源装置上，内连结构包含第一金属化层、位于第一金属化层上的第二金属化层、位于第二金属化层上的第三金属化层以及位于第三金属化层上的第四金属化层；第一穿孔，延伸穿过半导体基板，第一穿孔延伸穿过第一金属化层以及第二金属化层；以及第二穿孔，位于内连结构，第二穿孔延伸穿过第三金属化层以及第四金属化层，第二穿孔的底面接触第一穿孔的顶面。
[0004]在另一个实施方式中，提供一种半导体结构，包含晶体管，在基板上；第一介电层，在晶体管上；第一金属化层，在第一介电层上；第二金属化层，在第一金属化层上；第一穿孔，延伸穿过第二金属化层、第一金属化层、第一介电层以及基板；第三金属化层，在第二金属化层上；第四金属化层，在第三金属化层上；第二穿孔，延伸穿过第四金属化层以及第三金属化层，第二穿孔的底面接触第一穿孔的顶面；重分配结构，在第四金属化层上，重分配结构包含第一重分配层以及第二重分配层；以及第三穿孔，延伸穿过第一重分配层以及第二重分配层，第三穿孔的底面接触第二穿孔的顶面。
[0005]在另一个实施方式中，提供一种半导体结构的形成方法，包含形成内连结构的第一部分于基板上，基板包含有源装置，内连结构的第一部分包含第一介电层位于有源装置上、第一金属化层位于第一介电层上以及第二金属化层位于第一金属化层上；形成第一穿孔，穿过内连结构的第一部分以及穿入基板中；形成内连结构的第二部分于内连结构的第一部分上，内连结构的第二部分包含第三金属化层位于第二金属化层上以及第四金属化层位于第三金属化层上；以及形成第二穿孔，穿过内连结构的第二部分，第二穿孔接触第一穿孔。
附图说明
[0006]本公开的各项层面在以下的实施方式搭配附带的图示一同阅读会有最好的理解。需要强调的是，依据产业的标准惯例，许多特征并没有按比例描绘而仅为描绘性的目的。事实上，为了讨论的清晰度，许多特征的尺寸可为任意的增加或缩减。
[0007]图1、图2、图3A、图3B、图4、图5A、图5B、图6、图7A、图8以及图9根据一些实施例，为形成半导体结构的工艺当中的中阶操作的剖面图。
[0008]图3C、图3D、图3E、图3F以及图7B根据一些实施例，为穿孔的俯视图。
[0009]图10根据一些实施例，为半导体裸片的剖面图。
[0010]附图标记如下：
[0011]50：半导体结构
[0012]50A,50B：装置区
[0013]51：切割道
[0014]60：半导体基板
[0015]62：装置
[0016]64：层间介电层
[0017]66：接点插塞
[0018]68：内连结构
[0019]72,74,76,82：介电绝缘层
[0020]100,101：区域
[0021]102,104,106：穿孔
[0022]102A：衬垫层
[0023]102B,104A：阻挡层
[0024]102C：第一导电材料
[0025]104B：第二导电材料
[0026]110：多穿孔
[0027]122：绝缘层
[0028]126：金属化图案
[0029]128：重分配层
[0030]130：重分配结构
[0031]132,232：凸块下冶金
[0032]134,234：导电连接器
[0033]150：半导体裸片
[0034]200：避开区
[0035]D1：距离
[0036]H1,H2,H3：高度
[0037]L1,L2,L3,LX：导线
[0038]M1,M2,M3,MX：金属化层
[0039]T1,T2,T3：厚度
[0040]V2,V3,VX：导孔
[0041]W1,W2,W3,W4,W5,W6：宽度
[0042]α1,α2,α3：锥角
具体实施方式
[0043]以下公开内容提供了用于实施所提供标的的不同特征的许多不同实施例或实例。以下所描述的部件和布置等的特定实例，用以简化本公开内容。当然，其仅为实例而非用于限定公开。例如，以下描述中在第二特征部件上方或之上形成第一特征部件，可以包括第一特征部件和第二特征部件形成为直接接触的实施例，亦可以包括在第一特征部件与第二特征部件之间形成其他特征部件，使得第一特征部件和第二特征部件不直接接触的实施例。另外，本公开在各种实例中重复使用参考数字及/或字母。该重复使用是为了简单和清楚的目的，本身并不代表所论述的各种实施例及/或配置之间的关系。
[0044]进一步而言，例如“之下”，“下部”，“下方”，“上部”，“上方”等等空间上相对关系的用语，在此是为了描述便利性，用以使本公开更容易地描述附图中一个元件或者特征部件与另一元件或者特征部件间的关系。空间相对性用语在除了涵盖装置在附图所描述的方位外，亦涵盖在操作当中或使用当中的装置的不同方位。设备可以以其他方式方位(旋转90度或在其他方向上)，并且可以类似地相应解释在此使用的空间相对性描述词。
[0045]根据一些实施例，形成半导体裸片(semiconductor die)或者晶片，并且形成穿过裸片或者晶片的多个穿孔，每个穿孔包含多个垂直对准的穿孔。穿孔可被用以允许多个裸片的堆叠以形成三维封装或者三维集成电路(3DICs)。通过利用多个垂直对准的穿孔，可缩小每个穿孔的高宽比(aspect ratio)。基于此，可使用具有较小宽度的穿孔，其提供给一些结构(例如有源与无源装置以及内连结构与重分配层之中的导线以及导孔)更多空间。
[0046]图1根据一些实施例，为半导体结构50的剖面图。提供半导体基板60。半导体基板60可为经过掺杂或者未经掺杂的硅(silicon)、或者绝缘层上硅(semiconductor
‑
on
‑
insulator)基板的有源层。半导体基板60可包含其他半导体材料，例如锗(germanium)；化合物半导体，包含碳化硅(silicon carbide)、砷化镓(gallium arsenic)、磷化镓(gallium phosphide)、氮化镓(gallium nitride)、磷化铟(indium phosphide)、砷化铟(i本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包含：一半导体基板，上述半导体基板具有一第一侧以及相对于上述第一侧的一第二侧；一有源装置，位于上述半导体基板的上述第一侧；一内连结构，位于上述半导体基板上，上述内连结构位于上述有源装置上，上述内连结构包含一第一金属化层、位于上述第一金属化层上的一第二金属化层、位于上述第二金属化层上的一第三金属化层以及位于上述第三金属化层上的一第四金属化层；一第一穿孔，延伸穿过上述半导体基板，上述第一穿孔延伸穿过上述第一金属化层以及上述第二金属化层；以及一第二穿孔，位于上述内连结构，上述第二穿孔延伸穿过上述第三金属化层以及上述第四金属化层，上述第二穿孔的一底面接触上述第一穿孔的一顶面。2.如权利要求1所述的半导体结构，进一步包含位于上述内连结构的一第三穿孔，其中上述第二穿孔夹设于上述第一穿孔以及上述第三穿孔之间。3.如权利要求1所述的半导体结构，进一步包含在上述第一金属化层以及上述第二金属化层之间的一第三金属化层，上述第一穿孔延伸穿过上述第三金属化层。4.如权利要求1所述的半导体结构，其中上述第一穿孔的一上表面具有在0.2微米至3微米的一范围内的一第一宽度。5.一种半导体结构，包含：一晶体管，在一基板上；一第一介电层，在上述晶体管上；一第一金属化层，在上述第一介电层上；一第二金属化层，在上述第一金属化层上；一第一穿孔，延伸穿过上述第二金属化层、上述第一金属化层、上述第一介电层以及上述基板；一第三金属化层，在上述第二金属化层上；一第四金属化层，在上述第三金属化层上；一第二穿孔，延伸穿过上述第四金属化层以及上述第三金属化层，上述第二穿孔的一底面接触上述第一穿孔的一顶面；一重分配结构，在上述第四金属化层上，上述重分配结构包含一第一重分配层以及一第二重分配层；以及一第三穿...

【专利技术属性】
技术研发人员：萧远洋，陈殿豪，陈燕铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：