通过层膨胀工艺进行可扩展的图案化以及所得结构制造技术

本公开涉及通过层膨胀工艺进行可扩展的图案化以及所得结构。可以通过下列方式来形成具有小尺寸和紧密间距的特征：对层进行图案化以在其中具有孔，并且然后使该层膨胀，以使得孔收缩。如果膨胀足以夹断各个孔，则可以从一个较大的孔来形成多个孔。以这种方式可以获得比实际的或可能的更小和间距更近的孔。一种用于使层膨胀的工艺包括：注入平均原子间距大于该层的材料的掺杂剂物质。该层的材料的掺杂剂物质。该层的材料的掺杂剂物质。

【技术实现步骤摘要】
通过层膨胀工艺进行可扩展的图案化以及所得结构


[0001]本公开总体涉及通过层膨胀工艺进行可扩展的图案化以及所得结构。

技术介绍

[0002]随着半导体工艺中的关键尺寸收缩到深亚微米范围，使用传统技术(例如，光刻图案化)来图案化和形成小特征变得越来越困难。例如，电连接到栅极电极(这些栅极电极被制造为亚微米尺寸)的导电过孔同样必须被形成为具有与过孔的尺寸和间距相关的严格公差。传统光刻的分辨率限制使其难以准确、重复且经济地实现。

技术实现思路

[0003]根据本公开的一个实施例，提供了一种制造半导体器件的方法，包括：在结构上形成电介质层；在所述电介质层中形成开口以暴露所述结构的顶表面，其中，所述开口在所述电介质层中具有第一宽度；以及对所述电介质层执行膨胀工艺，以使所述电介质层中的所述开口的第一宽度收缩。
[0004]根据本公开的另一实施例，提供了一种制造半导体器件的方法，包括：在结构上形成第一电介质层；在所述第一电介质层上形成第二电介质层；在所述第一电介质层和所述第二电介质层中形成开口以暴露所述结构的顶表面，其中，所述开口在所述第二电介质层中具有第一宽度；以及对所述第二电介质层执行膨胀工艺，以使所述第二电介质层中的所述开口的第一宽度收缩至第二宽度。
[0005]根据本公开的又一实施例，提供了一种半导体器件，包括：结构；蚀刻停止层，位于所述结构之上；第一电介质层，位于所述蚀刻停止层之上；第二电介质层，位于所述第一电介质层之上；界面，位于所述第一电介质层与所述第二电介质层之间；导电过孔，从所述第二电介质层的最上表面延伸穿过所述第一电介质层和所述蚀刻停止层并且电接触所述结构，所述导电过孔在所述第一电介质层中具有第一宽度，并且在所述第二电介质层中具有小于所述第一宽度的第二宽度，并且在所述第一宽度和所述第二宽度之间具有突变过渡；以及掺杂剂物质，位于所述第二电介质层中。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳地理解本公开的各方面。值得注意的是，根据行业的标准实践，各种特征没有按比例绘制。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意地增大或缩小了。
[0007]图1是第一说明性工艺流程的流程图。
[0008]图2a至图2f是根据本文描述的一些实施例的处于制造的中间阶段的代表性器件的截面图。
[0009]图3a至图3f是根据本文描述的其他实施例的处于制造的中间阶段的代表性器件的截面图。
[0010]图4a至图4f是根据本文描述的附加实施例的处于制造的中间阶段的代表性器件的截面图。
[0011]图5a至图5d是示出层膨胀(layer expansion)的实施例的代表性器件的俯视图。
[0012]图6是第二说明性工艺流程的流程图。
[0013]图7a至图7i是根据本文描述的其他实施例的处于制造的中间阶段的代表性器件的截面图。
[0014]图8a和图8b是处于制造的中间阶段的代表性器件的俯视图，并且示出了选择性地膨胀示例性电介质层的多个部分的替代方法。
具体实施方式
[0015]以下公开内容提供了用于实现所提供主题的不同特征的许多不同实施例或示例。以下描述了组件和布置的特定示例以简化本公开。当然，这些只是示例，并不旨在进行限制。例如，在下面的描述中在第二特征之上或上形成第一特征可以包括第一特征和第二特征以直接接触方式形成的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且本身并不指示所讨论的各个实施例和/或配置之间的关系。
[0016]此外，本文可以使用空间相关术语(例如，“下方”、“之下”、“低于”、“上方”、“上部”等)以易于描述图中所示的一个元件或特征相对于另外(一个或多个)元件或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用或操作中的除了图中所示的定向之外的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向)，并且本文使用的空间相关描述符也可以相应地解释。在下面的讨论中，相同的附图标记旨在描述相同的结构、材料和/或工艺，除非从上下文中清楚这不是作者的意图。
[0017]现在转向图1，图1图示了示出本公开的示例性方法实施例中的主要步骤的流程图。如图1所示，方法100开始于形成结构，如方法100的方法步骤2所示。该结构在一些实施例中可以是栅极电极，在其他实施例中可以是源极/漏极区域，或者在另外实施例中可以是一些其他结构。此外，本领域技术人员将认识到，图1中仅示出了有助于理解当前公开的实施例的步骤，并且在图1中所示的步骤之前、中间和之后将可能需要进一步和额外的步骤来生产实际产品。在形成结构(步骤2)之后，可以可选地形成一个或多个中间层，如步骤4所示。作为示例，可以形成蚀刻停止层和底层(underlying)电介质层、或者一些其他的一层或多层，尽管在一些实施例中也可以省略这样的层。然后，如方法100的步骤6所示，形成上覆于结构和/或一个或多个中间层的电介质层。在本公开中所讨论的特定实施例中，电介质层是氧化物，例如氧化硅。本领域技术人员一旦通过本文的教导获知，将理解本文公开的方法和概念也适用于其他电介质层。事实上，本文包含的教导可以应用于用于膨胀其他材料的工艺，而不仅仅是电介质层。
[0018]继续对图1所示的方法100的描述，步骤8表示对电介质层进行图案化以形成开口的工艺。方法100的步骤8旨在广义地表示图案化工艺，并且可以包括如在半导体领域中常用的光刻图案化，但是也包括其他技术，例如电子束光刻、离子铣削(milling)、接触件图案化等。虽然本公开不限于这样的应用，但是应注意，本文描述的技术对于以小间距形成小特
征(例如，用于过孔、接触件等的开口)特别有利，甚至更具体地对于以亚微米和深亚微米代的半导体工艺来形成开口特别有利。例如，如下文将更详细地描述的，本文描述的方法允许具有在由例如常规光刻所提供的极限处或附近的高分辨率的小尺寸图案。如下文进一步解释的，这是因为可以(使用例如光刻)以第一尺寸来制作图案(例如，开口)，并且然后可以通过使经图案化的层的材料膨胀，来将图案(例如，开口)“收缩”至更小的尺寸。
[0019]在对电介质层进行图案化(步骤8)之后，继续进行电介质层膨胀工艺，如图1的方法100的步骤10所示。示例性膨胀工艺的细节将在本公开的后续段落中提供。然而，一般而言，层膨胀工艺是使得电介质层(或其他材料层)膨胀的工艺，有时称为“膨大(swelling)”等。作为材料膨胀的结果，孔(其被材料包围)将针对宽度、长度和直径中的至少一者以及通常全部被“收缩”或减小。有利地，精细尺寸和间距的开口可以使用一种不能(实际上不能实体地)形成这样小的开口和紧密的间距的图案化技术来产生。因此，可以避免或显著减少诸如双图案化、高分辨率掩模、额外掩模等之类的复杂技术，这潜在地降低了制造节约成本并增加了制造灵活性。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括：在结构上形成电介质层；在所述电介质层中形成开口以暴露所述结构的顶表面，其中，所述开口在所述电介质层中具有第一宽度；以及对所述电介质层执行膨胀工艺，以使所述电介质层中的所述开口的第一宽度收缩。2.根据权利要求1所述的方法，其中，执行膨胀工艺的步骤包括：将掺杂剂注入到所述电介质层中。3.根据权利要求1所述的方法，其中，在执行膨胀工艺的步骤之后，所述开口的宽度从所述电介质层的最顶部向所述电介质层的最底部增加。4.根据权利要求1所述的方法，还包括：利用导电材料来填充所述开口以形成导电过孔。5.根据权利要求1所述的方法，其中，所述电介质层是从由以下各项组成的组中选择的材料：原硅酸四乙酯TEOS氧化物、未掺杂的硅酸盐玻璃、掺杂的氧化硅、硼磷硅酸盐玻璃BPSG、熔融石英玻璃FSG、磷硅酸盐玻璃PSG、以及掺杂硼的硅玻璃BSG。6.根据权利要求1所述的方法，其中，所述电介质层是低k电介质材料。7.根据权利要求1所述的方法，其中，形成电介质层的步骤包括：形成多个电介质子层。8.根据权利要求7所述的方法，其中，所述膨胀工艺在所述电介...

【专利技术属性】
技术研发人员：李凯璇，杨世海，徐志安，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：