一种屏蔽栅沟槽器件及其制作方法技术

本申请提供了一种屏蔽栅沟槽器件及其制作方法，涉及半导体技术领域。首先提供一外延片，其中，外延片包括沟槽，再基于沟槽生长场板氧化层，然后对沟槽进行多晶填充，直至填充的多晶高于外延片的台面，再对多晶平坦化后刻蚀沟槽内部分多晶与场板氧化层，以在沟槽内形成第一多晶层，然后沿沟槽内壁生长缓冲氧化层，沿缓冲氧化层的表面沉积High K材料层，然后基于High K材料层的表面进行多晶填充，再对沟槽内的多晶进行刻蚀，并保留High K材料层表面的多晶，最后将High K材料层表面的多晶氧化，并沿沟槽沉积多晶，以形成第二多晶层。本申请具有器件应力小、电容效应低的优点。电容效应低的优点。电容效应低的优点。

【技术实现步骤摘要】
一种屏蔽栅沟槽器件及其制作方法


[0001]本申请涉及半导体
，具体而言，涉及一种屏蔽栅沟槽器件及其制作方法。

技术介绍

[0002]SGT(Shielded Gate Transistor，屏蔽栅沟槽)MOSFET主要用于中压和低压领域，该器件结构中包括沟槽，且沟槽底部与沟槽顶部均沉积有多晶硅，并通过场板氧化层隔离。
[0003]作为评价屏蔽栅沟槽器件的重要指标，场板氧化层的电容效应、应力均非常重要。然而，现有技术中，普遍存在电容效应明显、应力大等问题。

技术实现思路

[0004]本申请的目的在于提供一种屏蔽栅沟槽器件及其制作方法，以解决现有技术中屏蔽栅沟槽器件存在的电容效应明显、应力大等问题。
[0005]为了实现上述目的，本申请实施例采用的技术方案如下：
[0006]第一方面，本申请实施例提供了一种屏蔽栅沟槽器件制作方法，所述方法包括：
[0007]提供一外延片，其中，所述外延片包括沟槽；
[0008]基于所述沟槽生长场板氧化层；
[0009]对所述沟槽进行多晶填充，直至填充的多晶高于所述外延片的台面；
[0010]对多晶平坦化后刻蚀沟槽内部分多晶与场板氧化层，以在所述沟槽内形成第一多晶层；
[0011]沿沟槽内壁生长缓冲氧化层；
[0012]沿所述缓冲氧化层的表面沉积High K材料层；
[0013]基于所述High K材料层的表面进行多晶填充；
[0014]对沟槽内的多晶进行刻蚀，并保留High K材料层表面的多晶；
[0015]将所述High K材料层表面的多晶氧化，并沿沟槽沉积多晶，以形成第二多晶层。
[0016]可选地，在将所述High K材料层表面的多晶氧化的步骤之后，所述方法还包括：
[0017]去除外延层台面与沟槽侧壁的High K材料层，并保留位于所述第一多晶层表面的High K材料层；
[0018]去除外沟槽侧壁与所述外延片台面的缓冲氧化层后生长栅氧层；
[0019]基于所述沟槽沉积多晶，以在所述沟槽内形成第二多晶层。
[0020]可选地，所述对沟槽内的多晶进行刻蚀，并保留High K材料层表面的多晶的步骤包括：
[0021]对沟槽内的多晶进行刻蚀，并保留High K材料层表面的500～3000埃的多晶。
[0022]可选地，沿所述缓冲氧化层的表面沉积High K材料层的步骤包括：
[0023]沿所述缓冲氧化层的表面沉积氮化硅、氮氧化硅、氧化铝、氧化铪以及氧化钛中的至少一种材料层。
[0024]可选地，沿沟槽内壁生长缓冲氧化层的步骤包括：
[0025]沿沟槽内壁生长50～2000埃的缓冲氧化层。
[0026]可选地，所述提供一外延片的步骤包括：
[0027]提供一衬底；
[0028]基于所述衬底的表面生长外延层；
[0029]基于所述外延层制作沟槽。
[0030]可选地，对多晶平坦化后刻蚀沟槽内部分多晶与场板氧化层的步骤包括：
[0031]去除高于所述外延片台面的多晶，以使沟槽内的多晶与所述外延片的台面齐平；
[0032]将沟槽内的部分多晶去除，以在所述沟槽内剩余第一多晶层；
[0033]去除外延片台面与部分沟槽侧壁的场板氧化层，并保留与所述第一多晶层连接的场板氧化层。
[0034]另一方面，本申请实施例还提供了一种屏蔽栅沟槽器件，所述器件包括：
[0035]设置有沟槽的外延片；
[0036]位于所述沟槽内第一多晶层与第二多晶层，其中，所述第一多晶层位于所述第二多晶层的下方，且所述第一多晶层与所述第二多晶层通过缓冲氧化层、High K材料层以及多晶氧化层隔离；
[0037]位于所述第一多晶层与外延片之间的第一氧化层；
[0038]位于所述第二多晶层与外延片之间的第二氧化层。
[0039]可选地，所述第二氧化层为缓冲氧化层，所述器件还包括位于所述第二多晶层与所述缓冲氧化层之间的High K材料层；或
[0040]所述第二氧化层为栅极氧化层。
[0041]可选地，所述多晶氧化层的厚度为500～3000埃。
[0042]相对于现有技术，本申请具有以下有益效果：
[0043]本申请实施例提供了一种屏蔽栅沟槽器件及其制作方法，首先提供一外延片，其中，外延片包括沟槽，再基于沟槽生长场板氧化层，然后对沟槽进行多晶填充，直至填充的多晶高于外延片的台面，再对多晶平坦化后刻蚀沟槽内部分多晶与场板氧化层，以在沟槽内形成第一多晶层，然后沿沟槽内壁生长缓冲氧化层，沿缓冲氧化层的表面沉积High K材料层，然后基于High K材料层的表面进行多晶填充，再对沟槽内的多晶进行刻蚀，并保留High K材料层表面的多晶，最后将High K材料层表面的多晶氧化，并沿沟槽沉积多晶，以形成第二多晶层。一方面，由于本申请使用High K材料层实现第一多晶层与第二多晶层的隔离，因此具有高击穿场强，可以增加器件耐压，同时使用High K材料层可以使得器件的应力小。另一方面，使用多层氧化工艺，可以增加第一多晶层与第二多晶层之间的间距，有效降低多晶之间的电容，提升器件的电学性能。
[0044]为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
[0045]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这
些附图获得其它相关的附图。
[0046]图1为现有技术中硅沟槽刻蚀对应的剖面示意图。
[0047]图2为现有技术中缓冲氧化层生长对应的剖面示意图。
[0048]图3为现有技术中SiN沉积对应的剖面示意图。
[0049]图4为现有技术中场板氧化层沉积对应的剖面示意图。
[0050]图5为现有技术中多晶填充对应的剖面示意图。
[0051]图6为现有技术中多晶平坦化对应的剖面示意图。
[0052]图7为现有技术中多晶刻蚀对应的剖面示意图。
[0053]图8为现有技术中场板氧化层腐蚀对应的剖面示意图。
[0054]图9为现有技术中多晶氧化对应的剖面示意图。
[0055]图10为现有技术中SiN腐蚀对应的剖面示意图。
[0056]图11为现有技术中缓冲氧化层腐蚀对应的剖面示意图。
[0057]图12为现有技术中栅极氧化层生长对应的剖面示意图。
[0058]图13为现有技术中多晶填充对应的剖面示意图。
[0059]图14为现有技术中场板氧化层生长对应的剖面示意图。
[0060]图15为现有技术中多晶填充对应的剖面示意图。
[0061]图16为现有技术中多晶平本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅沟槽器件制作方法，其特征在于，所述方法包括：提供一外延片，其中，所述外延片包括沟槽；基于所述沟槽生长场板氧化层；对所述沟槽进行多晶填充，直至填充的多晶高于所述外延片的台面；对多晶平坦化后刻蚀沟槽内部分多晶与场板氧化层，以在所述沟槽内形成第一多晶层；沿沟槽内壁生长缓冲氧化层；沿所述缓冲氧化层的表面沉积High K材料层；基于所述High K材料层的表面进行多晶填充；对沟槽内的多晶进行刻蚀，并保留High K材料层表面的多晶；将所述High K材料层表面的多晶氧化，并沿沟槽沉积多晶，以形成第二多晶层。2.如权利要求1所述的屏蔽栅沟槽器件制作方法，其特征在于，在将所述High K材料层表面的多晶氧化的步骤之后，所述方法还包括：去除外延层台面与沟槽侧壁的High K材料层，并保留位于所述第一多晶层表面的High K材料层；去除外沟槽侧壁与所述外延片台面的缓冲氧化层后生长栅氧层；基于所述沟槽沉积多晶，以在所述沟槽内形成第二多晶层。3.如权利要求1所述的屏蔽栅沟槽器件制作方法，其特征在于，所述对沟槽内的多晶进行刻蚀，并保留High K材料层表面的多晶的步骤包括：对沟槽内的多晶进行刻蚀，并保留High K材料层表面的500～3000埃的多晶。4.如权利要求1所述的屏蔽栅沟槽器件制作方法，其特征在于，沿所述缓冲氧化层的表面沉积High K材料层的步骤包括：沿所述缓冲氧化层的表面沉积氮化硅、氮氧化硅、氧化铝、氧化铪以及氧化钛中的至少一...

【专利技术属性】
技术研发人员：王友伟，徐雷军，王成森，
申请(专利权)人：捷捷微电南通科技有限公司，
类型：发明
国别省市：