一种高速率通信场景下的低复杂度频域均衡实现方法技术

本发明专利技术公开了一种高速率通信场景下的低复杂度频域均衡实现方法，该方法包括：对M路并行输入数据进行整流分块，每个块包含长度为N1的循环前缀和长度为N2的有效数据，记N＝N1+N2＝aM

【技术实现步骤摘要】
一种高速率通信场景下的低复杂度频域均衡实现方法


[0001]本专利技术涉及无线通信领域，尤其涉及高速率通信场景下的低复杂度频域均衡实现方法。

技术介绍

[0002]随着无线通信技术的快速发展和广泛应用，各种依赖于无线通信的高带宽业务不断涌现，同时人们对无线传输延时的要求也越来越高。在这种背景下，无线传输的速率需求呈爆炸式增长。无线传输由于信道的时变性，接收端的信号存在干扰和失真，造成误码。数字均衡作为无线传输基带的重要一部分，能够滤除信道引起的失真，消除干扰，从而保证信号解调的正确性。
[0003]常见的均衡方式包括时域均衡和频域均衡。时域均衡通过时域线性卷积达到目标，这包括最小均方误差(Least Mean Squares，LMS)、递归最小二乘(Recursive Least Squares，RLS)等方案。不过，对于高速率通信模式，信号传输需要采用多路并行流水线实现方式，并且信道响应抽头数巨大，时域均衡需要大量的乘法资源，FPGA难以提供。频域均衡则将时域信号分块，按块为时域信号添加循环前缀(Cyclic Prefix，CP)后，由快速傅里叶变换(Fast Fourier Transformation，FFT)将时域信号转到频域，对于每一个频域分量由单抽头乘法实现对信道差异化的补偿，再由快速傅里叶反变换(Inverse Fast Fourier Transformation，IFFT)将补偿后的频域信号转到时域，丢弃CP部分后即为补偿后的时域信号。得益于FFT/IFFT有低复杂度实现结构，频域均衡相对于时域均衡易获得更低的实现复杂度。
[0004]频域均衡实现结构如图1所示，记为输入时域数据，将前一个数据块的后N1个数据作为循环前缀(Cyclic Prefix,CP)和当前输入数据块的前N2个数据在时域上拼接为N＝N1+N2个数据x(n)(overlap操作)，送入N点FFT模块中得到频域数据X(n)。记S(n)为频域均衡补偿系数，将X(n)与S(n)点乘后得到补偿后的频域数据Y(n)，送入N点IFFT模块中得到补偿后的时域数据y(n)，将前N1点CP部分丢弃，保留后N2个数据得到有效的时域输出。
[0005]频域均衡关键之处是FFT/IFFT的实现，其处理速度和资源复杂度直接影响了均衡效果和实现复杂度。传统的FFT/IFFT实现方式一般基于IP croe，但IP Core支持串行模式，而高速通信需FFT/IFFT模块支持并行处理，无法直接采用。业内提出了一种并行化的方案，以FFT为例，如图2所示。N点FFT分为M路并行x1(n)～xM(n)，每路各N/M点，M路并行N/M点FFT IP core同时工作，输出的数据通过复数乘法器乘上旋转因子，最后通过M点并行FFT进行M通道数据融合，输出M路并行数据，X1(n)～XM(n)，每路各N/M点。
[0006]图2方案的问题是：没有充分利用并行化的优势，虽然是并行处理，但实际上为多个串行IP core的并行处理，IP core之间相互独立，此部分没有与并行路数很好地结合，使用了额外的开销。

技术实现思路

[0007]本专利技术的目的在于充分利用高速通信场景下多路并行输入的特点，简化频域均衡所需的FFT/IFFT的资源复杂度，同时利用部分旋转因子的特殊性，减少蝶形运算的乘法器个数，从而在减少FPGA资源占用的同时，提高处理速度。
[0008]为实现技术目的，本专利技术采用的技术方案如下：
[0009]本专利技术首先提供了一种高速率通信场景下的低复杂度频域均衡实现方法，其包括如下步骤：
[0010]1)对M路并行输入数据进行整流分块，每个块包含长度为N1的循环前缀和长度为N2的有效数据，记N＝N1+N2＝aM
Q
，其中M、a和N均为2的正整数次幂且a≤M，Q为正整数，每个块的时钟周期数为N/M；
[0011]2)对每块分别进行N点M路并行分级FFT，其级数为Q+1；
[0012]3)并行分级FFT后的数据与均衡系数进行M路并行乘法完成频域均衡；
[0013]4)频域均衡后的结果送入M路并行分级IFFT，其级数为Q+1；最后将每个块的N2个有效数据截取输出。
[0014]进一步的，在所述步骤2)中，整流分块后的数据分Q+1级做FFT，第一级为并行M/a个a点并行流水线FFT模块，第二级为M点并行FFT模块，第一级被第二级调用1次；第三级为M点并行流水线FFT模块，第二级被第三级分时调用M次；第四级为M点并行流水线FFT模块，第三级被第四级分时调用M次；以此类推，第i级为M点并行流水线FFT模块，第i级被第i+1级分时调用M次，i＝2、3
…
Q；最后，第Q+1级为M点并行流水线FFT模块，第Q级被第Q+1级分时调用M次。
[0015]进一步的，所述步骤2)具体为：对于步骤1)整流分块后的输入时域数据x1(n)、x2(n)
…
x
M
(n)，其中n＝1,2,
…
，aM
Q
‑1，Q为正整数，每个块的数据用矩阵X表示；经过整流模块a调整顺序变为x
1a
(n)、x
2a
(n)
…
x
Ma
(n)，变换后的和数据用矩阵X
a
表示，X
a
输入第一级并行M/N个a点并行流水线FFT模块中，第一级M/a个a点并行流水线FFT模块输出的结果x
1A
(n)、x
2A
(n)
…
x
MA
(n)用矩阵X
A
表示；
[0016]X
A
经整流模块b，调整顺序后输出值为x
1b
(n)、x
2b
(n)
…
x
Mb
(n)，n＝1,2,
…
，aM
Q
‑1，Q为正整数，整流模块b的输出用矩阵X
b
表示；经过M次M路并行a组分组乘法1乘上旋转因子后变为x
1b'
(n)、x
2b'
(n)
…
x
Mb'
(n)，用矩阵X
b'
表示；X
b'
输入第二级M点并行流水线FFT模块中，第二级M点并行流水线FFT模块输出的结果x
1B
(n)、x
2B
(n)
…
x
MB
(n)用矩阵X
B
表示；
[0017]X
B
经整流模块c调整顺序后输出值为x
1c
(n)、x
2c
(n)
…
x
Mc
(n)，n＝1,2,
…
，aM
Q
‑1，Q为正整数，整流模块c的输出用矩阵X
c
表示；经过并行分组乘本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速率通信场景下的低复杂度频域均衡实现方法，其特征在于包括如下步骤：1)对M路并行输入数据进行整流分块，每个块包含长度为N1的循环前缀和长度为N2的有效数据，记N＝N1+N2＝aM
Q
，其中M、a和N均为2的正整数次幂且a≤M，Q为正整数，每个块的时钟周期数为N/M；2)对每块分别进行N点M路并行分级FFT，其级数为Q+1；3)并行分级FFT后的数据与均衡系数进行M路并行乘法完成频域均衡；4)频域均衡后的结果送入M路并行分级IFFT，其级数为Q+1；最后将每个块的N2个有效数据截取输出。2.根据权利要求1所述的高速率通信场景下的低复杂度频域均衡实现方法，其特征在于，在所述步骤2)中，整流分块后的数据分Q+1级做FFT，第一级为并行M/a个a点并行流水线FFT模块，第二级为M点并行FFT模块，第一级被第二级调用1次；第三级为M点并行流水线FFT模块，第二级被第三级分时调用M次；第四级为M点并行流水线FFT模块，第三级被第四级分时调用M次；以此类推，第i级为M点并行流水线FFT模块，第i级被第i+1级分时调用M次，i＝2、3
…
Q；最后，第Q+1级为M点并行流水线FFT模块，第Q级被第Q+1级分时调用M次。3.根据权利要求2所述的高速率通信场景下的低复杂度频域均衡实现方法，其特征在于，所述步骤2)具体为：对于步骤1)整流分块后的输入时域数据x1(n)、x2(n)
…
x
M
(n)，其中n＝1,2,
…
，aM
Q
‑1，Q为正整数，每个块的数据用矩阵X表示；经过整流模块a调整顺序变为x
1a
(n)、x
2a
(n)
…
x
Ma
(n)，变换后的和数据用矩阵X
a
表示，X
a
输入第一级并行M/N个a点并行流水线FFT模块中，第一级M/a个a点并行流水线FFT模块输出的结果x
1A
(n)、x
2A
(n)
…
x
MA
(n)用矩阵X
A
表示；X
A
经整流模块b，调整顺序后输出值为x
1b
(n)、x
2b
(n)
…
x
Mb
(n)，n＝1,2,
…
，aM
Q
‑1，Q为正整数，整流模块b的输出用矩阵X
b
表示；经过M次M路并行a组分组乘法1乘上旋转因子后变为x
1b'
(n)、x
2b'
(n)
…
x
Mb'
(n)，用矩阵X
b'
表示；X
b'
输入第二级M点并行流水线FFT模块中，第二级M点并行流水线FFT模块输出的结果x
1B
(n)、x
2B
(n)
…
x
MB
(n)用矩阵X
B
表示；X
B
经整流模块c调整顺序后输出值为x
1c
(n)、x
2c
(n)
…
x
Mc
(n)，n＝1,2,
…
，aM
Q
‑1，Q为正整数，整流模块c的输出用矩阵X
c
表示；经过并行分组乘法2乘上旋转因子后变为x<...

【专利技术属性】
技术研发人员：戴胜男，张昌明，余显斌，郭荣斌，李雪敏，
申请(专利权)人：浙江大学，
类型：发明
国别省市：