本发明专利技术提供了一种半导体装置及其操作方法，其中，半导体装置包括调试端口、第一存取端口、第二存取端口、第一处理单元、第二处理单元与嵌入式仿真器单元。第一存取端口耦接调试端口。第一存取端口耦接调试端口。第一处理单元耦接第一存取端口。第二处理单元耦接第二存取端口。嵌入式仿真器单元耦接调试端口、第一处理单元与第二处理单元。第一处理单元产生调试指令以对嵌入式仿真器单元进行存取，使嵌入式仿真器单元产生调试信号，且调试信号通过调试端口与第二存取端口输出至第二处理单元，以对第二处理单元进行调试操作。本发明专利技术可以有效地增加调试操作及使用上的便利性。增加调试操作及使用上的便利性。增加调试操作及使用上的便利性。
【技术实现步骤摘要】
半导体装置及其操作方法
[0001]本专利技术关于一种半导体装置，特别是关于一种半导体装置及其操作方法。
技术介绍
[0002]一般来说，在微控制器(micro controller unit，MCU)晶片制造完成后，开发人员需要对微控制器进行调试，以确认微控制器的状态是否正常。因此，如何有效地对微控制器晶片进行调试将成为各家厂商亟欲研究的课题。
技术实现思路
[0003]本专利技术提供一种半导体装置及其操作方法，借以使半导体装置内部的一处理单元可对另一处理单元进行调试操作，以增加调试操作及使用上的便利性。
[0004]本专利技术提供一种半导体装置，包括调试端口、第一存取端口、第二存取端口、第一处理单元、第二处理单元与嵌入式仿真器单元。第一存取端口耦接调试端口。第一处理单元耦接第一存取端口。第二处理单元耦接第二存取端口。嵌入式仿真器单元耦接调试端口、第一处理单元与第二处理单元。第一处理单元产生调试指令以对嵌入式仿真器单元进行存取，使嵌入式仿真器单元产生调试信号，且调试信号通过调试端口与第二存取端口输出至第二处理单元，以对第二处理单元进行调试操作。
[0005]本专利技术提供一种半导体装置的操作方法，包括下列步骤。提供调试端口。提供第一存取端口耦接调试端口。提供第二存取端口耦接调试端口。提供第一处理单元耦接第一存取端口。提供第二处理单元耦接第二存取端口。提供嵌入式仿真器单元耦接调试端口、第一处理单元与第二处理单元。通过第一处理单元产生调试指令以对嵌入式仿真器单元进行存取，使嵌入式仿真器单元产生调试信号。调试信号通过调试端口与第二存取端口输出至第二处理单元，以对第二处理单元进行调试操作。
[0006]本专利技术所揭露的半导体装置及其操作方法，通过第一处理器产生调试指令对嵌入式仿真器单元进行存取，使嵌入式仿真器单元产生调试信号，且调试信号可以通过调试端口与第二存取端口输出至第二处理单元，以对第二处理单元进行调试操作。如此一来，可以有效地增加调试操作及使用上的便利性。
附图说明
[0007]图1为依据本专利技术的一实施例的半导体装置的示意图。
[0008]图2为依据本专利技术的另一实施例的半导体装置的示意图。
[0009]图3为依据本专利技术的另一实施例的半导体装置的示意图。
[0010]图4为依据本专利技术的另一实施例的半导体装置的示意图。
[0011]图5为依据本专利技术的一实施例的半导体装置的操作方法的流程图。
[0012]图6为图5的步骤S514的详细流程图。
[0013]图7为依据本专利技术的另一实施例的半导体装置的操作方法的流程图。
[0014]图8为依据本专利技术的另一实施例的半导体装置的操作方法的流程图。
[0015]附图标号说明：
[0016]100，200，300，400：半导体装置
[0017]110：调试端口
[0018]111，151，410，420，430：总线
[0019]120，130：存取端口
[0020]140，150：处理单元
[0021]160：嵌入式仿真器单元
[0022]161，162：连接接口
[0023]163：控制单元
[0024]170：系统资源群组
[0025]180，310：连接端口
[0026]210：选择单元
[0027]250：外部调试装置
[0028]251，350：外部装置
[0029]252：在线仿真器
[0030]S502～S516，S602～S604，S702～S706，S802～S806：步骤
具体实施方式
[0031]在以下所列举的各实施例中，将以相同的标号代表相同或相似的元件或组件。
[0032]图1为依据本专利技术的一实施例的半导体装置的示意图。在本实施例中，半导体装置100可以是一集成电路晶片，例如微处理器晶片。半导体装置100包括调试端口(debug port，DP)110、存取端口(access port，AP)120、存取端口130、处理单元140、处理单元150与嵌入式仿真器单元160。在一实施例中，处理单元140或处理单元150可用单核心或是多核心来实现。
[0033]存取端口120可以通过总线111耦接调试端口110。存取端口130可以通过总线111耦接调试端口110。在本实施例中，总线111例如为调试总线(debug bus)。另外，存取端口120与存取端口130例如为内存映射(memory
‑
mapped)存取端口或扫描链(scan
‑
chain)存取端口，但本专利技术实施例不限于此。
[0034]处理单元140耦接存取端口120。进一步来说，存取端口120例如与处理单元140的调试接口(debug interface)耦接，但本专利技术实施例不限于此。处理单元150耦接存取端口130。进一步来说，存取端口130例如与处理单元150的调试接口耦接，但本专利技术实施例不限于此。
[0035]嵌入式仿真器单元160耦接处理单元140、处理单元150与调试端口110。在本实施例中，嵌入式仿真器单元160可以是嵌入式在线仿真器(embedded in
‑
circuit emulator，Embedded ICE)。进一步来说，嵌入式仿真器单元160可以通过总线151与处理单元140及处理单元150耦接，其中总线151可以为先进高效能总线(advanced high
‑
performance bus，AHB)、先进可扩展接口(Advanced eXtensible Interface，AXI)总线、或是其组合。另外，嵌入式仿真器单元160可以通过串行线调试(serial wire debug，SWD)或联合测试行动小组
(joint test action group，JTAG)等通讯协议与调试端口110通讯。
[0036]在整体操作上，处理单元140可以产生调试指令(即调试要求)，且调试指令通过总线151传输至嵌入式仿真器单元160，以便处理单元140对嵌入式仿真器单元160进行存取，使得嵌入式仿真器单元160产生调试信号。接着，调试信号可以通过调试端口110、总线111、存取端口130传输至处理单元150，以便对处理单元150进行调试操作。如此一来，半导体装置100便可通过一处理单元(例如处理单元140)对另一处理单元(例如处理单元150)进行调试操作，以增加使用上的便利性。
[0037]另外，嵌入式仿真器单元160可进一步包括连接接口161、连接接口162与控制单元163。连接接口161可以通过总线151耦接处理单元140与处理单元150。连接接口162可以耦接调试端口110。
[0038]控制单元163可以耦接于连接接口161与连接接口162之间。控制单元163可以通过连接接口161接收处理单元140所产生的调试指令，并将调试指令转换成调试本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，其特征在于，包括：一调试端口；一第一存取端口，耦接所述调试端口；一第二存取端口，耦接所述调试端口；一第一处理单元，耦接所述第一存取端口；一第二处理单元，耦接所述第二存取端口；以及一嵌入式仿真器单元，耦接所述调试端口、所述第一处理单元与所述第二处理单元；其中，所述第一处理单元产生一调试指令以对所述嵌入式仿真器单元进行存取，使所述嵌入式仿真器单元产生一调试信号，且所述调试信号通过所述调试端口与所述第二存取端口输出至所述第二处理单元，以对所述第二处理单元进行调试操作。2.如权利要求1所述的半导体装置，其特征在于，还包括：一选择单元，耦接所述调试端口、所述嵌入式仿真器单元及一外部调试装置，切换所述调试端口与所述嵌入式仿真器单元通讯或是所述调试端口与所述外部调试装置通讯，使所述外部调试装置对所述第一处理单元或所述第二处理单元进行调试操作。3.如权利要求1所述的半导体装置，其特征在于，还包括：一连接端口，耦接所述第一处理单元、所述第二处理单元、所述嵌入式仿真器单元以及一外部装置；其中，所述外部装置通过对所述嵌入式仿真器单元进行存取，使所述嵌入式仿真器单元产生一调试信号，且所述调试信号通过所述调试端口与所述第一存取端口输出至所述第一处理单元，以对所述第一处理单元进行调试操作，或是所述调试信号通过所述调试端口与所述第二存取端口输出至所述第二处理单元，以对所述第二处理单元进行调试操作。4.如权利要求1所述的半导体装置，其特征在于，所述嵌入式仿真器单元包括：一第一连接接口；一第二连接接口；以及一控制单元，耦接于所述第一连接接口与所述第二连接接口之间，所述控制单元通过所述第一连接接口接收所述调试指令，并将调试指令转换为所述调试信号，且所述调试信号通过所述第二连接接口输出。5.如权利要求4所述的半导体装置，其特征在于，所述控制单元通...
【专利技术属性】
技术研发人员：林宗民，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。