一种多芯片晶圆级封装结构及其形成方法技术

本发明专利技术涉及一种多芯片晶圆级封装结构的形成方法，包括：在衬底上通过涂覆形成临时键合牺牲层；在临时键合胶上形成第一互连结构；在第一互连结构上形成第二绝缘层和位于第二绝缘层中的凸点下金属化层；在凸点下金属化层上布置金属柱；将芯片布置在凸点下金属化层上，并在芯片与第二绝缘层之间填充底填胶；将第二绝缘层至第一金属柱塑封形成塑封层；将塑封层的背面减薄露出金属柱的顶部；进行金属溅射将塑封晶圆和临时键合牺牲层覆盖形成金属层；去除临时键合牺牲层上的金属层；去除衬底和临时键合牺牲层，露出第一互连结构的背面；以及通过植球工艺在第一互连结构的背面布置焊球。焊球。焊球。

【技术实现步骤摘要】
一种多芯片晶圆级封装结构及其形成方法


[0001]本专利技术涉及半导体封装
，尤其涉及一种多芯片晶圆级封装结构及其形成方法。

技术介绍

[0002]传统的手机EMI屏蔽(电磁屏蔽)是采用金属屏蔽罩，但是金属屏蔽罩在XY平面上要占用宝贵的PCB基板面积，在Z方向上也要占用设备内部的立体空间，是设备小型化的一大障碍。
[0003]共形屏蔽(Conformal shielding)，将屏蔽层和封装完全融合在一起，模组自身就带有屏蔽功能，芯片贴装在PCB基板上后，不再需要外加屏蔽罩，不占用额外的设备空间。SiP封装(System In a Package系统级封装)采用共形屏蔽技术，其外形与封装一致，不增额外尺寸。
[0004]共形屏蔽主要用于PA，WiFi、BT、Memory等SiP模组封装上，用来隔离封装内部电路与外部系统之间的干扰。
[0005]共形屏蔽只能屏蔽封装外面的干扰，封装内部芯片和芯片间的干扰无法避免，对于复杂的SiP封装，将AP/BB、Memory、WiFi/BT、FEM等集成在一起，封装内部各子系统之间也会相互干扰，需要在封装内部隔离。另外，对于大尺寸的SiP封装，其整个屏蔽结构的电磁谐振频率较低，加上数字系统本身的噪声带宽很宽，容易在SiP封装内部形成共振，导致系统无法正常工作。

技术实现思路

[0006]本专利技术的任务是提供一种多芯片晶圆级封装结构及其形成方法，采用金属重布线互连结构代替封装基板，可以在提升高速信号完整性的同时降低封装体的厚度，采用埋入金属铜柱和表面金属层接地工艺，实现对电磁辐射元器件的整体屏蔽以及各电磁辐射元器件之间的屏蔽。
[0007]在本专利技术的第一方面，针对现有技术中存在的问题，本专利技术提供一种多芯片晶圆级封装结构的形成方法来解决，包括：
[0008]在衬底上通过涂覆形成临时键合牺牲层；
[0009]在临时键合胶上形成第一互连结构，其中第一互连结构包括多个第一绝缘层和位于多个第一绝缘层中的多个金属重布线层，且多个金属重布线层之间电连接；
[0010]在第一互连结构上形成第二绝缘层和位于第二绝缘层中的凸点下金属化层；
[0011]在凸点下金属化层上布置金属柱；
[0012]将芯片布置在凸点下金属化层上，并在芯片与第二绝缘层之间填充底填胶；
[0013]将第二绝缘层至第一金属柱塑封形成塑封层；
[0014]将塑封层的背面减薄露出金属柱的顶部；
[0015]进行金属溅射将塑封晶圆和临时键合牺牲层覆盖形成金属层；
[0016]去除临时键合牺牲层上的金属层；
[0017]去除衬底和临时键合牺牲层，露出第一互连结构的背面；以及
[0018]通过植球工艺在第一互连结构的背面布置焊球。
[0019]进一步地，形成所述金属柱时，先在所述第二绝缘层上涂覆光刻胶，通过光刻去除部分所述凸点下金属化层上方的光刻胶形成多个孔，电镀孔形成金属柱，最后除去光刻胶。
[0020]进一步地，多个所述金属柱围成矩形；以及
[0021]当所述芯片的数量为N时，N
‑
1个所述芯片位于所述金属柱围成的矩形中。
[0022]进一步地，所述芯片的正面具有凸点，通过焊接所述凸点下金属化层与所述凸点将所述芯片倒装在所述凸点下金属化层上。
[0023]进一步地，所述金属层与所述金属柱、所述凸点下金属化层以及所述金属重布线层电连接。
[0024]在本专利技术的第二方面，针对现有技术中存在的问题，本专利技术提供一种多芯片晶圆级封装结构来解决，包括：
[0025]第一互连结构，其包括多个第一绝缘层和位于多个第一绝缘层中的多个金属重布线层，且多个金属重布线层之间电连接；
[0026]第二绝缘层，其位于所述第一互连结构的正面；
[0027]凸点下金属化层，其位于所述第二绝缘层中，并与所述金属重布线层电连接；
[0028]芯片，其布置在所述凸点下金属化层上；
[0029]底填胶，其布置在所述芯片与所述第二绝缘层之间；
[0030]金属柱，其布置在所述凸点下金属化层上；
[0031]塑封层，其将所述第二绝缘层至所述金属柱的顶部之间塑封；
[0032]金属层，其位于所述塑封层的背面以及所述塑封层、所述凸点下金属化层和所述第一互连结构的侧面；以及
[0033]焊球，其与布置在所述第一互连结构的背面。
[0034]进一步地，当所述芯片的数量为N个时，多个所述金属柱位于N
‑
1个芯片的四周。
[0035]进一步地，所述金属层与所述金属柱、所述凸点下金属化层以及所述金属重布线层电连接。
[0036]进一步地，所述金属柱的顶部露出所述塑封层。
[0037]本专利技术至少具有下列有益效果：本专利技术公开的一种多芯片晶圆级封装结构及其形成方法，基于晶圆级封装工艺，采用金属重布线互连结构代替封装基板，将进一步降低封装体的厚度，契合物联网、可穿戴以及移动设备轻薄短小的发展趋势，相比于封装基板，金属重布线互连结构能够提升高速信号完整性，更适合高速信号传输的应用场景，比如手机等移动智能终端的射频前端模组；采用埋入金属铜柱和表面金属层接地工艺，实现对芯片等电磁辐射元器件的整体屏蔽以及各电磁辐射元器件之间的屏蔽。
附图说明
[0038]为了进一步阐明本专利技术的各实施例的以上和其它优点和特征，将参考附图来呈现本专利技术的各实施例的更具体的描述。可以理解，这些附图只描绘本专利技术的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类
似的标记表示。
[0039]图1示出了根据本专利技术的一个实施例的一种多芯片晶圆级封装结构的示意图；以及
[0040]图2A至图2K示出了根据本专利技术的实施例的一种多芯片晶圆级封装结构的形成过程的剖面示意图。
具体实施方式
[0041]应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。
[0042]在本专利技术中，各实施例仅仅旨在说明本专利技术的方案，而不应被理解为限制性的。
[0043]在本专利技术中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
[0044]在此还应当指出，在本专利技术的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本专利技术的教导下，可根据具体场景需要添加所需的部件或组件。
[0045]在此还应当指出，在本专利技术的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。
[0046]在此还应当指出，在本专利技术的描述中，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片晶圆级封装结构的形成方法，包括：在衬底上通过涂覆形成临时键合牺牲层；在临时键合胶上形成第一互连结构，其中第一互连结构包括多个第一绝缘层和位于多个第一绝缘层中的多个金属重布线层，且多个金属重布线层之间电连接；在第一互连结构上形成第二绝缘层和位于第二绝缘层中的凸点下金属化层；在凸点下金属化层上布置金属柱；将芯片布置在凸点下金属化层上，并在芯片与第二绝缘层之间填充底填胶；将第二绝缘层至第一金属柱塑封形成塑封层；将塑封层的背面减薄露出金属柱的顶部；进行金属溅射将塑封晶圆和临时键合牺牲层覆盖形成金属层；去除临时键合牺牲层上的金属层；去除衬底和临时键合牺牲层，露出第一互连结构的背面；以及通过植球工艺在第一互连结构的背面布置焊球。2.根据权利要求1所述的多芯片晶圆级封装结构的形成方法，其特征在于，形成所述金属柱时，先在所述第二绝缘层上涂覆光刻胶，通过光刻去除部分所述凸点下金属化层上方的光刻胶形成多个孔，电镀孔形成金属柱，最后除去光刻胶。3.根据权利要求1所述的多芯片晶圆级封装结构的形成方法，其特征在于，多个所述金属柱围成矩形；以及当所述芯片的数量为N时，N
‑
1个所述芯片位于所述金属柱围成的矩形中。4.根据权利要求1所述的多芯片晶圆级封装结构的形成方法，其特征在于，所述芯片的正面具有凸点，通过焊接所述凸点下...

【专利技术属性】
技术研发人员：孙鹏，徐成，曹立强，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：