一种CMOS双排DUP与内部ESD器件的连接结构制造技术

本发明专利技术提供一种CMOS双排DUP与内部ESD器件的连接结构，包括双PAD与多个GPIO，双排PAD中的每个PAD的最低层金属连接GPIO，GPIO包括I/O口与ESD器件，ESD器件与I/O口沿电路版图从里向外依次设置，I/O口连接ESD器件；ESD器件包括上下并排设置的二个ESD PMOS管以及上下并排设置的二个ESD NMOS管，上下并排设置的二个ESD PMOS管设置在上下并排设置的二个ESDNMOS管的上方；上下并排设置的二个ESD NMOS管的下方设置有第一金属接口，上下并排设置的二个ESD PMOS管之间设置有第二金属接口；PAD的最底层金属连接所述第一金属接口或所述第二金属接口，本发明专利技术能够解决PAD的面积超出GPIO面积一部分，造成这部分面积对应的芯片的高度上的空间浪费的问题，提高芯片面积的利用率。提高芯片面积的利用率。提高芯片面积的利用率。

【技术实现步骤摘要】
一种CMOS双排DUP与内部ESD器件的连接结构


[0001]本专利技术涉及集成电路设计领域，具体是涉及一种CMOS双排DUP与内部ESD器件的连接结构。

技术介绍

[0002]在集成电路中，版图设计一般围绕性能、面积、时间三者进行折中考虑，但是在前期的布局规划阶段，在保证性能的基础上，面积显得尤为重要。
[0003]在具体的设计中，ESD(Electro
‑
Static discharge)器件与PAD(焊盘)在版图中的面积占比较大。DUP(Device Under Pad)结构中，将ESD器件或者其他器件放置在PAD的下方，合理利用了版图面积。
[0004]现有的CMOS工艺设计规则下的DUP结构参照图1，双排DUP与内部ESD器件的连接版图示意图参照图2，以上下方向为参考，将器件和PAD单独作为一个整体，器件的金属连接结构可以设置在器件的上/下方，PAD的连接结构可以设置在PAD区域之外的上/下方，器件和PAD可以通过上上/下下/上下的任一种方式以及结合实际布线情况进行连接。双排DUP结构中，双排PAD的每个PAD下方设置GPIO(General Purpose Input Output)，GPIO包括I/O、ESD PMOS、ESD NMOS、金属接口。在现有的双排PAD的布局中，在上方一排的PAD，即双排PAD中的第二排PAD的下方接口连接到ESD POMS的上方的金属接口时，PAD的面积超出GPIO面积的一部分面积，造成该一部分面积对应的芯片的高度上的空间浪费，由于GPIO在整个芯片调用的次数多、占比大，会造成比较大的面积浪费。

技术实现思路

[0005]本专利技术的目的是提供一种能够解决PAD的面积超出GPIO面积一部分问题的CMOS双排DUP与内部ESD器件的连接结构。
[0006]为了实现上述的目的，本专利技术提供的一种CMOS双排DUP与内部ESD器件的连接结构，包括双排PAD与多个GPIO，双排PAD中的每个PAD的最底层金属连接GPIO，GPIO包括I/O口与ESD器件，ESD器件与I/O口沿电路版图从里向外依次设置，I/O口连接ESD器件；ESD器件包括上下并排设置的二个ESD PMOS管以及上下并排设置的二个ESD NMOS管，上下并排设置的二个ESD PMOS管设置在上下并排设置的二个ESD NMOS管的上方；上下并排设置的二个ESD NMOS管的下方设置有第一金属接口，其中：上下并排设置的二个ESD PMOS管之间设置有第二金属接口；PAD的最底层金属连接第一金属接口或第二金属接口。
[0007]由上述方案可见，本专利技术通过在上下并排设置的二个ESD PMOS管之间设置第二金属接口，解决PAD的面积超出GPIO面积一部分时，造成这部分面积对应的芯片的高度上的空间浪费的问题，使得双排PAD可以全部落在GPIO的上方，提高芯片面积的利用率。
[0008]进一步的方案是，I/O口与上下并排设置的二个ESD PMOS管之间设置不与PAD连接的第三金属接口。
[0009]由此可见，可以增强I/O与ESD器件的连接。
[0010]进一步的方案是，I/O口与上下并排设置的二个ESD PMOS管之间设置有第一保护环。
[0011]由此可见，可以增强I/O与ESD器件的连接。
[0012]进一步的方案是，上下并排设置的二个ESD NMOS管与上下并排设置的二个ESD PMOS管之间设置有第二保护环。
附图说明
[0013]图1是现有技术的设计规则中关于DUP结构的剖面图。
[0014]图2是根据现有技术的设计规则中的双排DUP连接到内部ESD器的版图示意图。
[0015]图3是本专利技术的DUP结构的剖面图。
[0016]图4是本专利技术的双排DUP连接到内部ESD器件的版图示意图。
[0017]图5是本专利技术的双排DUP连接与内部ESD器件的连接结构中单个PAD的版图示意图。
[0018]以下结合附图及实施例对本专利技术作进一步说明。
具体实施方式
[0019]本专利技术在双排DUP与内部ESD器件的连接中，在上下并排设置的二个ESD PMOS管之间设置第二金属接口。
[0020]本专利技术的“第一”、“第二”、“第三”均用于区分同类事物，不具有先后次序的含义。本专利技术所说的高度是沿z轴方向，宽度是指沿x轴方向。
[0021]参见图3，PAD的金属层包括TM层、TM
‑
1层，TM层与TM
‑
1层之间通过第一硅通孔TV连接，TM
‑
1层与另一金属层TM
‑
2层之间通过第二硅通孔TV
‑
1连接。PAD的最低层金属即TM
‑
1层，TM
‑
2层为器件区域，该器件区域放置GPIO(图中未示出)。IMD(inter metal dielectric)为金属内部电介质，即绝缘体，在不同的金属层之间分为TOP IMD1、TOP IMD2、TOP IMD3，在图中除去金属层和硅通孔之外的地方填充电介质。图3与图1的区别在于TM
‑
2层与下层金属的连接位置不同。
[0022]参见图4，双排DUP与内部ESD器件的连接结构包括双排PAID与多个GPIO21，双排PAD包括第一排PAD与第二PAD排PAD，第一排PAD由第一PAD11组成，第二排PAD由第二PAD12组成。需要说明的是，图4是俯视视角下的版图，第一PAD11与第二PAD12均设置在GPIO21的上方，通过PAD的最底层金属连接GPIO21。
[0023]每个GPIO21包括I/O口与ESD器件211，ESD器件与I/O口沿电路版图13从里向外依次设置，ESD器件包括上下并排设置的二个ESD PMOS管以及上下并排设置的二个ESD NMOS管，上下并排设置的二个ESD PMOS管设置在上下并排设置的二个ESD NMOS管的上方，上下并排的二个ESD NMOS管在y轴方向的下方设置有第一金属接口31，上下并排设置的二个ESD PMOS管在y轴方向的下方设置有第二金属接口32。PAD的最底层金属连接第一金属接口31或第二金属接口32，即第一PAD11与第二PAD12根据实际的布线情况，与第一金属接31或第二金属接口32连接。具体的，参照图5，图5为单个PAD，窗口41开设在PAD的底部，窗口41即PAD的连接接口，结合图4，每个PAD的窗口41与连接第一金属接口31或第二金属连接接口32(窗口41与第一金属接口31或第二金属接口32的位置重叠,窗口41在图4中未示出)，连接的方式可以是通过硅通孔方式连接，或是在窗口41上布置金属线直接连接到第一金属接口31或
第二金属接口32，本实施例中，通过硅通孔的方式连接。
[0024]此外，在I/O口与上下并排设置的二个ESD PMOS管之间一般需要保持一定距离以避免闩锁效应，可以在该距离的空间61内设置不与PAD连接的第三金属接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CMOS双排DUP与内部ESD器件的连接结构，包括双排PAD与多个GPIO，所述双排PAD中的每个PAD的最底层金属连接所述GPIO，所述GPIO包括I/O口与ESD器件，所述ESD器件与所述I/O口沿电路版图从里向外依次设置，所述I/O口连接所述ESD器件；所述ESD器件包括上下并排设置的二个ESD PMOS管以及上下并排设置的二个ESD NMOS管，所述上下并排设置的二个ESD PMOS管设置在所述上下并排设置的二个ESD NMOS管的上方；所述上下并排设置的二个ESD NMOS管的下方设置有第一金属接口，其特征在于：所述上下并排设置的二个ESD PMOS管之间设置有第二金属接口...

【专利技术属性】
技术研发人员：茹金泉，陈明瑜，陈永烈，陈明娇，
申请(专利权)人：珠海鸿芯科技有限公司，
类型：发明
国别省市：