一种基于电流型CMOS乘法器的逻辑门电路设计方法技术

本发明专利技术涉及一种基于电流型CMOS乘法器的逻辑门电路设计方法。本发明专利技术设计信号输入处理电路，处理输入电流信号，并产生乘法电路需要的电流信号；设计乘法器，对输入的电流信号做乘法运算，并输出乘法运算后的电流信号；设计幂级数输出处理电路，根据所需要设计的逻辑门，对乘法信号进行处理，输出对应的逻辑信号。本发明专利技术将电流型CMOS乘法器与逻辑函数的幂级数表达式相结合，在乘法器和逻辑函数幂级数的基础上，利用幂级数表达式的特点来设计所需电路，利用两组跨线性环路进行相减运算构成乘法器，不仅消除了冗余项，同时实现了电流型CMOS逻辑门电路。利用所提出的基本逻辑门电路可设计实现任意组合逻辑电路。计实现任意组合逻辑电路。计实现任意组合逻辑电路。

【技术实现步骤摘要】
一种基于电流型CMOS乘法器的逻辑门电路设计方法


[0001]本专利技术属于电路电子
，涉及一种基于电流型CMOS乘法器的逻辑门电路设计方法。

技术介绍

[0002]目前大规模的集成电路大多是采用CMOS技术实现的，CMOS电路由于功耗低、集成度高且工艺简单等优势得到广泛的应用。随着集成电路规模的发展，出现了一系列瓶颈问题，包括高集成度带来的互连线影响，内阻变大，功耗增加等。相比电压型电路，电流型电路是以电流信号为参考量，可以在更低的电压下工作，且随着工作频率的提高，电流型电路的功耗基本不变，因此采用电流型电路去解决集成电路目前存在的问题不失为一种有效的方法。由于电流信号易于实现加、减等算术运算，这一特点使得电流型电路在算术运算以及信号处理当中具有灵活性。在逻辑函数幂级数表示的基础上，利用电流信号的特点，可以得到一种电流型CMOS乘法电路，在此基础上设计实现基于乘法器的基本逻辑门电路和组合逻辑电路。

技术实现思路

[0003]本专利技术的目的就是提供一种基于电流型CMOS乘法器的逻辑门电路设计方法。
[0004]本专利技术具体包括如下步骤：
[0005]步骤一、获得逻辑门电路的逻辑函数幂级数表达式：根据二值逻辑的真值表，表示出基本逻辑函数的输入与输出的关系；
[0006]步骤二、设计步骤一得到的逻辑函数幂级数表达式中的乘法器：在数字电路中使用乘法器来实现在逻辑函数中两个输入电流信号相乘；
[0007]步骤三、根据步骤二所设计的乘法器，设计信号输入处理电路，产生乘法器电路需要的电流信号；
[0008]步骤四、根据逻辑函数幂级数表达式得到所需的逻辑电路，设计幂级数输出处理电路，根据所需要设计的逻辑门，对经乘法器运算后的电流信号进行处理，输出对应的逻辑信号。
[0009]进一步的，所述的逻辑门电路包括信号输入处理电路、乘法器和幂级数输出处理电路，信号输入处理电路处理输入电流信号，并产生乘法器电路需要的电流信号；乘法器对经信号输入处理电路处理的输入电流信号做乘法运算，并输出乘法运算后的电流信号；幂级数输出处理电路根据所需要设计的逻辑门，对经乘法器运算后的电流信号进行处理，输出对应的逻辑信号。
[0010]所述信号输入处理电路包括8组电流镜，通过复制产生乘法器所需要的电流信号；且电路左右对称。
[0011]所述的乘法器是由NMOS管和PMOS管组成的跨线性环路所改进后完成的。
[0012]本专利技术将电流型CMOS乘法器与逻辑函数的幂级数表达式相结合，在乘法器和逻辑
函数幂级数的基础上，利用幂级数表达式的特点来设计所需电路，利用两组跨线性环路进行相减运算构成乘法器，不仅消除了冗余项，同时实现了电流型CMOS逻辑门电路。利用所提出的基本逻辑门电路可设计实现任意组合逻辑电路。
附图说明
[0013]图1为本专利技术基于乘法器的电流型CMOS电路结构；
[0014]图2为本专利技术输入信号处理电路图；
[0015]图3为本专利技术电流型CMOS乘法器电路图；
[0016]图4为本专利技术电流型CMOS乘法器模拟结果图；
[0017]图5(a)为本专利技术电流型CMOS非门电路图；
[0018]图5(b)为本专利技术电流型CMOS或门电路图；
[0019]图6为本专利技术电流型CMOS逻辑门电路仿真结果图；
具体实施方式
[0020]以下结合附图对本专利技术进行进一步的描述。
[0021]如图1所示，一种基于电流型CMOS乘法器的逻辑门电路，包括信号输入处理电路、乘法器和幂级数输出处理电路。信号输入处理电路处理输入电流信号，并产生乘法器电路需要的电流信号；乘法器对经信号输入处理电路处理的输入电流信号做乘法运算，并输出乘法运算后的电流信号；幂级数输出处理电路根据所需要设计的逻辑门，对经乘法器运算后的电流信号进行处理，输出对应的逻辑信号。
[0022]上述电路通过如下方法设计获得：
[0023]步骤一、获得逻辑门电路的逻辑函数幂级数表达式：
[0024]根据二值逻辑的真值表，表示出基本逻辑函数的输入与输出的关系，其中x、y表示输入，z表示输出。其中与、或、非运算分别用下式表示：z＝x*y；z＝x+y
‑
x*y；z＝1
‑
x，其中x,y,z∈(0,1)，上式均表示数学运算，分别实现非门、与门、或门逻辑函数。
[0025]与、或、非可构成一个完备集，在此基础上可实现其他数字逻辑函数的表示，同理同或门、异或门或者其他逻辑门，均可采用逻辑函数幂级数表达式列出。在逻辑函数中含有的公共乘积项x*y，两个输入电流信号相乘在数字电路中使用乘法器来实现。
[0026]步骤二、设计逻辑函数幂级数表达式中关键的乘法器；在电流型乘法器中，两个电流输入相乘并产生一个电流输出。采用由NMOS和PMOS晶体管组成的跨线性环路，利用场效应晶体管(MOS)的平方律特性来实现乘法运算。
[0027]如图3所示，在电流型乘法器中，两个电流输入相乘并产生一个电流输出。采用由NMOS和PMOS晶体管组成的跨线性环路，利用场效应晶体管(MOS)的平方律特性来实现乘法操作。在本专利技术的电流型CMOS乘法电路中，其主要工作原理为基于M13到M16所形成的跨线性环路，4个晶体管均工作在饱和区。根据场效应管的特性其中V
GS
表示MOS晶体管栅极
‑
源极之间的电压，I
DS
表示漏极
‑
源极之间的电流，K表示晶体管的跨导参数，V
T
表示晶体管的阈值电压。对A、B点处的电流利用KCL定理分析得到但该
式子中存在冗余项I
B
，使得该式子没有整体性可言，并没有实现真正意义上的乘法运算。因此根据平方差公式，采用两个跨线性环路组合，输入两个信号I
X
+I
Y
和I
X
‑
I
Y
，将两个跨线性环路组合输出的电流做减法运算，得到输出结果其中I
B
设为一个固定值，I
B
＝10μA。改进后的乘法器由于受跨线性环路的限制，输入的电流大小会有一个控制范围，通过计算最终得到当I
in
≤2I
B
时，乘法器能够正确运行。结合附图4，可知该乘法器能正常工作并有正确的运行结果。上述式子中I
X
、I
Y
表示输入的电流信号，I
B
是一个常量，I
out
表示输出电流信号。
[0028]步骤三、根据所设计的乘法器，得到需要输入的电流信号，并且设计信号输入处理电路。
[0029]在乘法器电路中输入信号包括I
X
+I
Y
、2(I
X
+I
Y
)、I
X
‑
I
Y
、2(I
X
...

【技术保护点】

【技术特征摘要】
1.一种基于电流型CMOS乘法器的逻辑门电路设计方法，其特征在于：具体包括如下步骤：步骤一、获得逻辑门电路的逻辑函数幂级数表达式：根据二值逻辑的真值表，表示出基本逻辑函数的输入与输出的关系；步骤二、设计步骤一得到的逻辑函数幂级数表达式中的乘法器：在数字电路中使用乘法器来实现在逻辑函数中两个输入电流信号相乘；步骤三、根据步骤二所设计的乘法器，设计信号输入处理电路，产生乘法器电路需要的电流信号；步骤四、根据逻辑函数幂级数表达式得到所需的逻辑电路，设计幂级数输出处理电路，根据所需要设计的逻辑门，对经乘法器运算后的电流信号进行处理，输出对应的逻辑信号。2.如权利要求1所述的一种基于电流型CMOS乘法器的逻辑门电路设计方法，其特征在于：...

【专利技术属性】
技术研发人员：刘志强，姚茂群，
申请(专利权)人：杭州师范大学，
类型：发明
国别省市：