冷源晶体管器件及其制备方法技术

本公开提供一种冷源晶体管器件，包括：基底层；冷源层，冷源层设置于基底层；条带层，条带层与冷源层连接，并通过相同材料制备；栅介质层，栅介质层的部分形成于冷源层的部分，栅介质层的部分覆盖条带层的部分；栅电极，栅电极设置于栅介质层；其中，冷源层和条带层连接的界面形成为同质结，栅介质层覆盖同质结。本公开还提供一种冷源晶体管器件的制备方法。公开还提供一种冷源晶体管器件的制备方法。公开还提供一种冷源晶体管器件的制备方法。

【技术实现步骤摘要】
冷源晶体管器件及其制备方法


[0001]本公开涉及一种冷源晶体管器件及其制备方法，属于集成电路元器件


技术介绍

[0002]以硅基CMOS(金属氧化物半导体)技术为核心的集成电路产业不断追求着高性能、低功耗和高集成度。然而，当器件特征尺寸缩减到5nm技术节点及以下时，硅基CMOS尺寸缩减所带来的性能提升远小于日益增长的功耗，因此集成电路的发展趋势逐渐由追求性能和集成度的提升转变为降低功耗，而降低动态功耗的最有效方法即降低工作电压。
[0003]降低工作电压最有效的方法是降低亚阈值摆幅(subthreshold swing,SS)，即使漏电流变化一个量级所需要的栅极电压的增量。硅基场效应晶体管的源端材料的电子态密度随能量变化是增函数，根据热发射理论，室温下硅基场效应晶体管SS的理论极限为60mV/dec，集成电路要求晶体管在工作电压(V
DD
)范围内由极高的开态电流(比如1mA/μm)迅速关断到极低的关态电流(比如10nA/μm)，因此工作电压最低为0.64V。2021年国际器件和系统路线图(IRDS)预测，到2034年，CMOS工作电压将降到0.55V。为了达到此标准，亟需研发新材料、新原理器件。
[0004]目前可以实现室温下SS小于60mV/dec的器件主要有三类：隧穿晶体管、负电容晶体管以及冷源晶体管。在隧穿晶体管中，隧穿系数对隧穿结宽度(由栅压调节)的改变很敏感，因此室温下可以实现SS小于60mV/dec；然而隧穿晶体管开态时的隧穿系数很难接近于1，因此器件的开态电流极低，性能较差，I
60
(SS＝60mV/dec时的源漏电流)很难达到1μA/μm。负电容晶体管通过栅压控制铁电层翻转实现对电信号的放大，从而实现亚60mV/dec的特性，但是其开态和回滞难以同时做好，铁电层翻转的速度限制了其在高频领域中的应用；另外，铁电层的翻转过程需要能量供给，所以负电容晶体管的总功耗没有显著降低。在冷源晶体管中，源端材料的态密度随能量的增加而减小，使费米能级处载流子浓度衰减比费米分布要快，高能量载流子越过沟道势垒注入沟道的数目变少，使得漏电流急剧减小，因此室温下SS可以实现小于60mV/dec。
[0005]基于石墨烯源
‑
单根碳纳米管沟道的冷源晶体管的SS可以实现40mV/dec，且亚60特性可跨越4个量级，I
60
达到40μA/μm，工作电压可降低至0.5V；若将沟道材料替换为碳纳米管阵列，理论上器件性能可达到IRDS的标准。然而以石墨烯为冷源，碳纳米管(或MoS2等二维半导体材料)为沟道的晶体管在制作时需要将沟道材料转移至石墨烯上，工艺复杂，可控性差，冷源和沟道材料之间难以形成理想的接触界面，因此导致接触势垒高，进而使得晶体管的SS变差。

技术实现思路

[0006]为了解决上述技术问题之一，本公开提供了一种冷源晶体管器件及其制备方法。
[0007]根据本公开的一个方面，提供了一种冷源晶体管器件，其包括：
[0008]基底层，
[0009]冷源层，所述冷源层设置于所述基底层；
[0010]条带层，所述条带层与所述冷源层连接，并通过相同材料制备；
[0011]栅介质层，所述栅介质层的部分形成于所述冷源层的部分，所述栅介质层的部分覆盖所述条带层的部分；
[0012]栅电极，所述栅电极设置于所述栅介质层；
[0013]其中，所述冷源层和条带层连接的界面形成为同质结，所述栅介质层覆盖所述同质结。
[0014]根据本公开至少一个实施方式的冷源晶体管器件，制备所述冷源层和条带层的材料选择为N型掺杂的二维冷源材料或者P型掺杂的二维冷源材料。
[0015]根据本公开至少一个实施方式的冷源晶体管器件，还包括：
[0016]第一电极，所述第一电极的部分设置于所述基底层，所述第一电极的部分设置于所述冷源层，并使得第一电极与所述冷源层之间能够导电；以及
[0017]第二电极，所述第二电极的部分设置于所述基底层，所述第二电极的部分设置于所述条带层，并使得所述第二电极与所述条带层之间能够导电。
[0018]根据本公开至少一个实施方式的冷源晶体管器件，所述第一电极和第二电极之间具有预设间隔，其中，所述冷源层的大部分区域以及条带层的大部分区域位于所述第一电极和第二电极之间的区域。
[0019]根据本公开至少一个实施方式的冷源晶体管器件，所述第一电极与所述栅介质层之间具有预设间隔。
[0020]根据本公开至少一个实施方式的冷源晶体管器件，所述栅介质层覆盖所述第二电极的侧壁的至少部分和/或覆盖所述第二电极的上表面的至少部分。
[0021]根据本公开至少一个实施方式的冷源晶体管器件，所述冷源层和条带层的连线方向为所述冷源层和条带层的长度方向，其中，所述冷源层和条带层具有相同的长度或者大致相同的长度。
[0022]根据本公开至少一个实施方式的冷源晶体管器件，沿所述冷源层和条带层的宽度方向，所述栅介质层延伸越过所述条带层的两端，并使得所述栅介质层的宽度大于所述条带层和所述冷源层的宽度。
[0023]根据本公开至少一个实施方式的冷源晶体管器件，所述二维冷源材料包括：石墨烯、Cd3C2、T
‑
VTe2、H
‑
VTe2和H
‑
TaTe2。
[0024]根据本公开的另一方面，提供一种冷源晶体管器件的制备方法，其包括：
[0025]准备基底层；
[0026]在所述基底层上铺设二维冷源材料，并通过图形化及刻蚀工艺得到冷源层和条带层；
[0027]在所述基底层和冷源层沉积第一电极，在所述基底层和条带层上沉积第二电极；
[0028]在基底层的部分和条带层的部分上形成栅介质层；以及
[0029]在栅介质层上生长栅金属，从而形成栅电极。
[0030]根据本公开至少一个实施方式的冷源晶体管器件的制备方法，通过多重曝光以及移相掩膜工艺定义出冷源和条带层的图形，并通过刻蚀工艺实现图形化转移得到冷源层和条带层，从而获得一定带隙的半导体导电沟道。
[0031]根据本公开至少一个实施方式的冷源晶体管器件的制备方法，通过ALD生长工艺形成栅介质层，或者沉积金属Y或Al进行氧化形成栅介质层，并使得栅介质层与所述第一电极间隔预设距离，以及所述栅介质层覆盖所述第二电极的侧壁的至少部分和/或覆盖所述第二电极的上表面的至少部分。
附图说明
[0032]附图示出了本公开的示例性实施方式，并与其说明一起用于解释本公开的原理，其中包括了这些附图以提供对本公开的进一步理解，并且附图包括在本说明书中并构成本说明书的一部分。
[0033]图1和图2是根据本公开的一个实施方式的冷源晶体管器件的整体结构示意图。
[0034]图3是根据本公开的一个实施方式的NMOS晶体管的结构
‑
能带对应关系示意图。
[0035]图4是根据本公本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种冷源晶体管器件，其特征在于，包括：基底层，冷源层，所述冷源层设置于所述基底层；条带层，所述条带层与所述冷源层连接，并通过相同材料制备；栅介质层，所述栅介质层的部分形成于所述冷源层的部分，所述栅介质层的部分覆盖所述条带层的部分；栅电极，所述栅电极设置于所述栅介质层；其中，所述冷源层和条带层连接的界面形成为同质结，所述栅介质层覆盖所述同质结。2.如权利要求1所述的冷源晶体管器件，其特征在于，制备所述冷源层和条带层的材料选择为N型掺杂的二维冷源材料或者P型掺杂的二维冷源材料。3.如权利要求1所述的冷源晶体管器件，其特征在于，还包括：第一电极，所述第一电极的部分设置于所述基底层，所述第一电极的部分设置于所述冷源层，并使得第一电极与所述冷源层之间能够导电；以及第二电极，所述第二电极的部分设置于所述基底层，所述第二电极的部分设置于所述条带层，并使得所述第二电极与所述条带层之间能够导电。4.如权利要求3所述的冷源晶体管器件，其特征在于，所述第一电极和第二电极之间具有预设间隔，其中，所述冷源层的大部分区域以及条带层的大部分区域位于所述第一电极和第二电极之间的区域。5.如权利要求3所述的冷源晶体管器件，其特征在于，所述第一电极与所述栅介质层之间具有预设间隔。6.如权利要求3所述的冷源晶体管器件，其特征在于，所述栅介质层覆盖所述第二电极的侧壁的至少部分和/或覆盖所述第二电极的上表面的至少部分。7.如权利要求1
‑
6之...

【专利技术属性】
技术研发人员：何百哲，司佳，张志勇，彭练矛，
申请(专利权)人：北京元芯碳基集成电路研究院北京华碳元芯电子科技有限责任公司，
类型：发明
国别省市：