形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统制造方法及图纸

本申请涉及形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统。形成微电子装置的方法包括形成微电子装置结构，所述微电子装置结构包括：第一控制逻辑区，其包括第一控制逻辑装置；以及第一存储器阵列区，其竖直上覆于所述第一控制逻辑区且包括竖直延伸的存储器单元串阵列。包括半导电材料的额外微电子装置结构附接到所述微电子装置结构的上部表面。去除所述半导电材料的一部分。在所述第一存储器阵列区上方形成第二控制逻辑区。所述第二控制逻辑区包括第二控制逻辑装置和所述半导电材料的剩余部分。在所述第二控制逻辑区上方形成第二存储器阵列区。所述第二存储器阵列区包括电阻可变存储器单元阵列。器阵列区包括电阻可变存储器单元阵列。器阵列区包括电阻可变存储器单元阵列。

【技术实现步骤摘要】
形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统
[0001]优先权要求
[0002]本申请要求2021年2月2日提交的“形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统(METHODS OF FORMING MICROELECTRONIC DEVICES,AND RELATED MICROELECTRONIC DEVICES,MEMORY DEVICES,AND ELECTRONIC SYSTEMS)”的美国专利申请第17/165,746号的提交日的权益。


[0003]在各种实施例中，本公开大体上涉及微电子装置设计和制造领域。更确切地说，本公开涉及形成微电子装置和存储器装置的方法，且涉及相关微电子装置、存储器装置和电子系统。

技术介绍

[0004]微电子装置设计者通常希望通过减小个别特征的尺寸且通过减小相邻特征之间的分隔距离来增加微电子装置内的特征的集成度或密度。此外，微电子装置设计者通常希望设计出不仅紧凑而且提供性能优点的架构，以及简化的、制造起来更容易且更便宜的设计。
[0005]微电子装置的一个实例为存储器装置。存储器装置一般被提供为计算机或其它电子装置中的内部集成电路。存在许多类型的存储器装置，包含但不限于非易失性存储器(NVM)装置，如快闪存储器装置(例如，NAND快闪存储器装置)和电阻可变存储器装置(例如，电阻性随机存取存储器(RRAM)装置、导电桥随机存取存储器(导电桥RAM)装置、磁性随机存取存储器(MRAM)装置、相变材料(PCM)存储器装置、相变随机存取存储器(PCRAM)装置、自旋力矩转移随机存取存储器(STTRAM)装置、氧空位类存储器装置、可编程导体存储器装置)。
[0006]一些非易失性存储器装置(如许多电阻可变存储器装置)包含展现交叉点架构的存储器阵列，所述交叉点架构包含垂直(例如，正交)于额外导电线(例如，数据线，如位线)延伸的导电线(例如，存取线，如字线)，以及位于导电线与额外导电线的相交点处且插入在导电线与额外导电线之间的存储器单元。
[0007]额外非易失性存储器装置(如许多快闪存储器装置)使用竖直存储器阵列(也称为“三维(3D)存储器阵列”)架构。常规竖直存储器阵列包含竖直延伸穿过一或多个叠组(例如，堆叠结构)的存储器单元串，所述一或多个叠组包含导电材料和绝缘材料的层级。每一存储器单元串可包含串联耦合到竖直堆叠的存储器单元的串联组合的至少一个选择装置。相比于具有常规平面(例如，二维)晶体管布置的结构，此配置准许通过在裸片上朝上(例如，竖直)构建阵列来使更多数目的切换装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
[0008]下伏于存储器装置(例如，非易失性存储器装置)的存储器阵列的基底控制逻辑结构内的控制逻辑装置已用于控制存储器装置的存储器单元上的操作(例如，存取操作、读取
操作、写入操作)。控制逻辑装置的组合件可设置为借助于布线和互连结构与存储器阵列的存储器单元电连通。然而，用于在基底控制逻辑结构上方形成存储器阵列的处理条件(例如，温度、压力、材料)可能限制基底控制逻辑结构内的控制逻辑装置的配置和性能。此外，基底控制逻辑结构内所采用的不同控制逻辑装置的数量、尺寸和布置还可能不合需要地妨碍存储器装置的大小(例如，水平占据面积)的减小，和/或存储器装置的性能的改进(例如，更快存储器单元开/关速度、下限阈值切换电压要求、更快数据传送速率、更低功耗)。

技术实现思路

[0009]在一些实施例中，形成微电子装置的方法包括形成微电子装置结构，所述微电子装置结构包括：第一控制逻辑区，其包括第一控制逻辑装置；以及第一存储器阵列区，其竖直上覆于所述第一控制逻辑区且包括竖直延伸的存储器单元串阵列。包括半导电材料的额外微电子装置结构附接到所述微电子装置结构的上部表面。去除所述半导电材料的一部分。在所述第一存储器阵列区上方形成第二控制逻辑区。所述第二控制逻辑区包括第二控制逻辑装置和所述半导电材料的剩余部分。在所述第二控制逻辑区上方形成第二存储器阵列区。所述第二存储器阵列区包括电阻可变存储器单元阵列。
[0010]在额外实施例中，微电子装置包括：第一控制逻辑区；第一存储器阵列区，其上覆于所述第一控制逻辑区；第二控制逻辑区，其上覆于所述第一存储器阵列区；以及第二存储器阵列区，其上覆于所述第二控制逻辑区。第一控制逻辑区包括第一控制逻辑装置。所述第一存储器阵列区包括：堆叠结构，其包括导电结构和绝缘结构的竖直交替序列；以及竖直延伸的存储器单元串，其位于所述堆叠结构内且与所述第一控制逻辑区的所述第一控制逻辑装置电连通。所述第二控制逻辑区包括与所述第一控制逻辑装置和所述竖直延伸的存储器单元串电连通的第二控制逻辑装置。所述第二存储器阵列区包括与所述第一控制逻辑装置和所述第二控制逻辑装置电连通的电阻可变存储器单元。
[0011]在另外的实施例中，存储器装置包括：堆叠结构；竖直延伸的存储器单元串，其位于所述堆叠结构内；电阻可变存储器单元，其上覆于所述堆叠结构；控制逻辑装置，其包括下伏于所述堆叠结构的互补型金属
‑
氧化物
‑
半导体(CMOS)电路；以及额外控制逻辑装置，其包括竖直插入在所述堆叠结构与所述电阻可变存储器单元之间的额外CMOS电路。所述堆叠结构包括各自包括导电结构和与所述导电结构竖直相邻的绝缘结构的层级。所述控制逻辑装置配置成对所述竖直延伸的存储器单元串和所述电阻可变存储器单元实行控制操作的一部分。所述额外控制逻辑装置具有比所述控制逻辑装置相对较低的操作电压要求，且配置成对所述竖直延伸的存储器单元串和所述电阻可变存储器单元实行所述控制操作的额外部分。
[0012]在又其它实施例中，电子系统包括：输入装置；输出装置；处理器装置，其可操作地连接到所述输入装置和所述输出装置；以及存储器装置，其可操作地连接到所述处理器装置。所述存储器装置包括堆叠结构、源极结构、数字线结构、存储器单元串、电阻可变存储器单元、控制逻辑装置、额外控制逻辑装置和导电布线结构。所述堆叠结构包括与绝缘结构竖直交替的导电结构。所述源极结构下伏于所述堆叠结构。所述数字线结构上覆于所述堆叠结构。所述存储器单元串竖直延伸穿过所述堆叠结构且耦合到所述源极结构和所述数字线结构。所述控制逻辑装置竖直地下伏于所述源极结构且耦合到所述存储器单元串和所述电
阻可变存储器单元。所述额外控制逻辑装置竖直地位于所述数字线结构与所述电阻可变存储器单元之间且耦合到所述存储器单元串和所述电阻可变存储器单元。所述导电布线结构上覆于所述电阻可变存储器单元且耦合到所述控制逻辑装置和所述额外控制逻辑装置。
附图说明
[0013]图1A至1F是根据本公开的实施例的说明形成微电子装置的方法的不同处理阶段的简化局部横截面视图。
[0014]图2是根据本公开的实施例的电子系统的示意性框图。
具体实施方式
[0015]以下描述提供具体细节，如材料组成、形状和大小，以便提供对本公开的实施例的充本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成微电子装置的方法，其包括：形成微电子装置结构，所述微电子装置结构包括：第一控制逻辑区，其包括第一控制逻辑装置；以及第一存储器阵列区，其竖直上覆于所述第一控制逻辑区且包括竖直延伸的存储器单元串阵列；将包括半导电材料的额外微电子装置结构附接到所述微电子装置结构的上部表面；去除所述半导电材料的一部分；在所述第一存储器阵列区上方形成第二控制逻辑区，所述第二控制逻辑区包括第二控制逻辑装置和所述半导电材料的剩余部分；以及在所述第二控制逻辑区上方形成第二存储器阵列区，所述第二存储器阵列区包括电阻可变存储器单元阵列。2.根据权利要求1所述的方法，其中形成微电子装置结构包括形成所述微电子装置结构的所述第一存储器阵列区以进一步包括：至少一个源极结构；堆叠结构，其在所述至少一个源极结构上方且包括导电结构和绝缘结构的竖直交替序列，所述竖直延伸的存储器单元串阵列位于所述堆叠结构内且耦合到所述至少一个源极结构；以及数字线结构，其在所述堆叠结构上方且耦合到所述竖直延伸的存储器单元串阵列。3.根据权利要求2所述的方法，其中在所述第二控制逻辑区上方形成第二存储器阵列区包括形成所述第二存储器阵列区以进一步包括：第一导电线结构，其在所述第二控制逻辑区上方且在所述电阻可变存储器单元阵列下，所述第一导电线结构在第一水平方向上平行延伸；以及第二导电线结构，其在所述电阻可变存储器单元阵列上方且在与所述第一水平方向正交的第二水平方向上平行延伸，所述电阻可变存储器单元阵列中的每一电阻可变存储器单元水平地定位在所述第一导电线结构中的一个与所述第二导电线结构中的一个的相交点处。4.根据权利要求1至3中任一权利要求所述的方法，其中：附接额外微电子装置结构包括将所述额外微电子装置结构的与所述半导电材料邻近的介电材料接合到所述微电子装置结构的额外介电材料；以及去除所述半导电材料的一部分包括分离所述半导电材料的上部部分以留下所述介电材料和所述半导电材料的所述剩余部分。5.根据权利要求1至3中任一权利要求所述的方法，其中在所述第一存储器阵列区上方形成第二控制逻辑区包括部分地在所述半导电材料的所述剩余部分内和从所述半导电材料的所述剩余部分形成所述第二控制逻辑装置的晶体管。6.根据权利要求1至3中任一权利要求所述的方法，其中在所述第一存储器阵列区上方形成第二控制逻辑区包括形成所述第二控制逻辑区的所述第二控制逻辑装置以具有与第一控制逻辑区的所述第一控制逻辑装置不同的配置和操作功能。7.根据权利要求6所述的方法，其中形成所述第二控制逻辑区的所述第二控制逻辑装置以具有与第一控制逻辑区的所述第一控制逻辑装置不同的配置和操作功能包括形成所
述第二控制逻辑装置以在从约0.7V到约1.4V的范围内的所施加电压下操作。8.根据权利要求7所述的方法，其进一步包括形成所述第一控制逻辑区的所述第一控制逻辑装置以包括额外CMOS电路，所述额外CMOS电路配置成在大于有效地操作所述第二控制逻辑区的所述第二控制逻辑装置的所述所施加电压的其它所施加电压下操作。9.根据权利要求1至3中任一权利要求所述的方法，其中在所述第二控制逻辑区上方形成第二存储器阵列区包括形成所述第二存储器阵列区的所述电阻可变存储器单元阵列以与所述第二控制逻辑区的所述第二控制逻辑装置和所述第一控制逻辑区的所述第一控制逻辑装置电连通。10.根据权利要求1至3中任一权利要求所述的方法，其进一步包括在所述第二存储器阵列区上方形成互连区，所述互连区包括：导电布线结构，其上覆于所述第二存储器阵列区；以及导电衬垫结构，其上覆于所述导电布线结构且与所述导电布线结构电连通。11.一种微电子装置，其包括：第一控制逻辑区，其包括第一控制逻辑装置；第一存储器阵列区，其上覆于所述第一控制逻辑区且包括：堆叠结构，其包括导电结构和绝缘结构的竖直交替序列；以及竖直延伸的存储器单元串，其在所述堆叠结构内且与所述第一控制逻辑区的所述第一控制逻辑装置电连通；第二控制逻辑区，其上覆于所述第一存储器阵列区且包括与所述第一控制逻辑装置和所述竖直延伸的存储器单元串电连通的第二控制逻辑装置；以及第二存储器阵列区，其上覆于所述第二控制逻辑区且包括与所述第一控制逻辑装置和所述第二控制逻辑装置电连通的电阻可变存储器单元。12.根据权利要求11所述的微电子装置，其中所述第一存储器阵列区进一步包括：至少一个源极结构，其竖直插入在所述竖直延伸的存储器单元串与所述第一控制逻辑装置之间且与所述竖直延伸的存储器单元串和所述第一控制逻辑装置电连通；以及数字线结构，其竖直上覆于所述竖直延伸的存储器单元串且与所述竖直延伸的存储器单元串电连通。13.根据权利要求11所述的微电子装置，其中所述第二控制逻辑区的所述第二控制逻辑装置配置成对所述第一存储器阵列区的所述竖直延伸的存储器单元串和所述第二存储...

【专利技术属性】
技术研发人员：K，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：