终端电路制造技术

本发明专利技术提供一种终端电路，其包括终端电阻、第一开关电路、第二开关电路以及控制电路。终端电阻的第一端耦接至信号焊垫。第一开关电路的第一端耦接至终端电阻的第二端。第二开关电路的第一端耦接至第一开关电路的第二端。第二开关电路的第二端耦接至参考电压线。在第二开关电路为导通的期间，控制电路以偏压电压导通第一开关电路。在第二开关电路为截止的期间，控制电路以第一开关电路的第一端的电压截止第一开关电路。止第一开关电路。止第一开关电路。

【技术实现步骤摘要】
终端电路


[0001]本专利技术涉及一种集成电路，且特别是有关于在集成电路中的一种终端电路。

技术介绍

[0002]通常集成电路(integrated circuit，IC)的高速传输接口会配置终端(termination)电路，以匹配传输信道的阻抗。随着工艺演进，集成电路的电源电压越来越小，也就是在集成电路中的组件(例如晶体管)可容忍的电压范围越来越小。举例来说，22纳米(22nm)工艺的晶体管的容忍电压为3.3V，但是12纳米(12nm)工艺的晶体管的容忍电压只有1.8V。集成电路的输入电压范围容易高于在高级过程节点(advanced process node)中的组件的容忍电压。基于此状况，在终端电路中的晶体管的跨压可能会超过晶体管可容忍的电压范围，致使晶体管发生电性过压(electrical overstress)以及/或是增加漏电流。

技术实现思路

[0003]本专利技术是针对一种终端电路，以尽可能地避免发生电性过压(electrical overstress)以及/或是漏电流问题。
[0004]在根据本专利技术的实施例中，上述的终端电路包括终端电阻、第一开关电路、第二开关电路以及控制电路。终端电阻的第一端适于耦接至信号焊垫。第一开关电路的第一端耦接至终端电阻的第二端。第二开关电路的第一端耦接至第一开关电路的第二端。第二开关电路的第二端耦接至参考电压线。第二开关电路受控于控制信号。控制电路被配置为控制第一开关电路。在控制信号导通第二开关电路的期间，控制电路传输偏压电压至第一开关电路的控制端，以导通第一开关电路。在控制信号截止第二开关电路的期间，控制电路传输第一开关电路的第一端的电压至第一开关电路的控制端，以截止第一开关电路。
[0005]基于上述，本专利技术各实施例所述控制电路与第一开关电路可以实现自偏压(self
‑
biased)。例如，当第二开关电路为截止时，控制电路可以将第一开关电路的第一端的电压传输至第一开关电路的控制端，以截止第一开关电路。当第二开关电路为导通时，控制电路可以将偏压电压(高于0V)传输至第一开关电路的控制端，以导通第一开关电路。所述终端电路可以尽可能地避免发生电性过压以及/或是漏电流问题。
附图说明
[0006]图1是依照本专利技术的一实施例的一种集成电路的电路方块(circuit block)示意图。
[0007]图2是依照一实施例说明图1所示终端电路的电路方块示意图。
[0008]图3是依照本专利技术的一实施例说明图1所示终端电路的电路方块示意图。
[0009]图4是依照本专利技术的一实施例说明图3所示控制电路的电路方块示意图。
[0010]图5是依照本专利技术的另一实施例说明图1所示终端电路的电路方块示意图。
[0011]附图标记说明
[0012]100:集成电路
[0013]110、120:信号焊垫
[0014]130:功能电路
[0015]140:终端电路
[0016]141_1、141_2、310_1、310_2、510_1、510_2:终端电阻
[0017]142_1、142_2、MP31、MP32、MN41、MN42、MP41、MP51、MP52:晶体管
[0018]320_1、320_2、520_1、520_2:第一开关电路
[0019]330_1、330_2、530_1、530_2:第二开关电路
[0020]340_1、340_2、540_1、540_2:控制电路
[0021]SC、SC1、SC2、VG1:控制信号
[0022]SC1B:反相信号
[0023]VB:偏压电压
[0024]VDD:电源电压
[0025]VIN、VS1:电压
[0026]VTERM:参考电压线
具体实施方式
[0027]现将详细地参考本专利技术的示例性实施例，示例性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
[0028]在本专利技术说明书全文(包括权利要求)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。本专利技术说明书全文(包括权利要求)中提及的“第一”、“第二”等用语是用以命名组件(element)的名称，或区别不同实施例或范围，而并非用来限制组件数量的上限或下限，也不是用来限制组件的次序。另外，凡可能之处，在附图及实施方式中使用相同标号的组件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的组件/构件/步骤可以相互参照相关说明。
[0029]图1是依照本专利技术的一实施例的一种集成电路(integrated circuit，IC)100的电路方块(circuit block)示意图。图1所示集成电路100包括信号焊垫110、信号焊垫120、功能电路130以及终端(termination)电路140。功能电路130可以通过信号焊垫110与120而从集成电路100的外部接收差动信号，以及(或是)功能电路130可以通过信号焊垫110与120而将差动信号输出至集成电路100的外部。信号焊垫110(或120)的信号的峰电压(peak voltage)电平高于集成电路100的电源电压VDD。举例来说，集成电路100的电源电压VDD为1.8V，而信号焊垫110(或120)的信号的峰电压电平可能是3V。
[0030]终端电路140适于配置于集成电路100中。终端电路140可以匹配传输信道(包括信号焊垫110与120)的阻抗。功能电路130可以依照实际操作而产生控制信号SC去设置/控制终端电路140的终端电阻值。基于功能电路130的控制信号SC，终端电路140可以提供适当的终端阻抗给传输通道(包括信号焊垫110与120)。
[0031]图2是依照一实施例说明图1所示终端电路140的电路方块示意图。图2所示终端电
路140包括多个终端电阻(例如终端电阻141_1至141_2)以及多个晶体管(例如晶体管142_1至142_2)。这些终端电阻的数量与这些晶体管的数量可以依照实际设计来决定。终端电阻141_1与141_2的第一端耦接至信号焊垫110。晶体管142_1的源极耦接至终端电阻141_1的第二端。晶体管142_1的基极(bulk)耦接至集成电路100的电源电压VDD。晶体管142_2的源极耦接至终端电阻141_2的第二端。晶体管142_1与142_2的漏极耦接至参考电压线VTERM。晶体管142_1与142_2的基极耦接至集成电路100的电源电压VDD。
[0032]这些终端电阻141_1至141_2的阻值可以依照实际设计来决定。在图2所示实施例中，控制信号SC包括控制信号SC1与控制信号SC2。功能电路130可以依照实际操作而产生控制信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种终端电路，其特征在于，所述终端电路包括：终端电阻，具有第一端耦接至信号焊垫；第一开关电路，具有第一端耦接至所述终端电阻的第二端；第二开关电路，具有第一端耦接至所述第一开关电路的第二端，其中所述第二开关电路的第二端耦接至参考电压线，以及所述第二开关电路受控于控制信号；以及控制电路，被配置为控制所述第一开关电路，其中，在所述控制信号导通所述第二开关电路的期间，所述控制电路传输偏压电压至所述第一开关电路的控制端以导通所述第一开关电路；以及在所述控制信号截止所述第二开关电路的期间，所述控制电路传输所述第一开关电路的所述第一端的电压至所述第一开关电路的所述控制端以截止所述第一开关电路。2.根据权利要求1所述的终端电路，其特征在于，所述终端电路适于配置于集成电路中，以及所述信号焊垫的信号的峰电压电平高于所述集成电路的电源电压。3.根据权利要求1所述的终端电路，其特征在于，所述控制信号的电压摆幅范围为所述偏压电压至电源电压。4.根据权利要求1所述的终端电路，其特征在于，所述偏压电压大于0V。5.根据权利要求4所述的终端电路，其特征在于，在所述第一开关电路与所述第二开关电路为导通的情况下所述终端电阻的两端电压的差为电压降且所述信号焊垫的电压与所述参考电压线的电压的差为电压差，以及所述偏压电压大于所述电压差与所述电压降的差值。6.根据权利要求1所述的终端电路，其特征在于，所述第一开关电路包括：晶体管，具有栅极耦接至所述控制电路，其中所述晶体管的源极耦接至所述终端电阻的所述第二端，所述晶体管的漏极耦接至所述第二开关电路的所述第...

【专利技术属性】
技术研发人员：郭亮廷，孔致远，林冠廷，夏竹纬，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：