提供用于堆叠式存储器系统的非确定性操作的技术。在实例中，操作存储器封装的方法可包含：在逻辑裸片处接收针对信道的多个存储器存取请求；响应于所述多个存储器存取请求中的第一存储器存取请求而将第一数据传回到主机；响应于所述多个存储器存取请求中的针对第二数据的第二存储器存取请求而将数据未准备就绪的指示传回到所述主机；将第一索引以及所述数据未准备就绪的指示传回到所述主机；响应于所述多个存储器存取请求中的第三存储器存取请求而传回数据准备就绪的指示以及第三数据；以及传回所述第一索引以及所述数据准备就绪的指示。的指示。的指示。
【技术实现步骤摘要】
【国外来华专利技术】用于堆叠式存储器系统的非确定性操作的技术
[0001]优先权和相关申请
[0002]本申请要求于2019年12月26日提交的标题为“用于堆叠式存储器系统的非确定操作的技术(TECHNIQUES FOR NON
‑
DETERMINISTIC OPERATION OF A STACKED MEMORY SYSTEM)”的Pawlowski美国临时专利申请案第62/953,821号的优先权，所述美国临时专利申请案特此以全文引用的方式并入本文中。
[0003]下文大体上涉及操作存储器阵列，且更具体地说涉及增加堆叠式存储器装置的带宽。
技术介绍
[0004]存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。例如，二进制装置具有通常由逻辑“1”或逻辑“0”指示的两种状态。在其它系统中，可存储多于两种状态。为了存取所存储信息，电子装置的组件可读取或感测存储器装置中的所存储状态。为了存储信息，电子装置的组件可以写入存储器装置中的状态或对所述状态进行编程。
[0005]存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、DRAM、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以为易失性或非易失性的。
[0006]一般来说，改进存储器装置可包含增加存储器单元密度、提高读取/写入速度、增强可靠性、增强数据保持、降低功率消耗或降低制造成本以及其它度量。改进的存储器技艺已实现了对许多这些度量的改进，然而，随着处理速度的提高，存储器带宽可能会变成总体系统性能改进的瓶颈。
附图说明
[0007]在不一定按比例绘制的图式中，相似编号在不同视图中可描述类似组件。具有不同字母后缀的相似编号可表示类似组件的不同例子。图式借助于实例而非限制性地总体上说明本文件中所讨论的各种实施例。
[0008]图1示出了根据本公开的实例的支持特征和操作的存储器裸片的实例。
[0009]图2大体上示出了根据本公开的实例的支持特征和操作的装置的实例。
[0010]图3大体上示出了根据本专利技术主题的包含可从存储系统请求和接收信息的主机装置的示例存储系统。
[0011]图4大体上示出了根据本专利技术主题的主机与示例存储器封装的信道之间的信息流的示例时间线。
[0012]图5大体上示出了根据本专利技术主题的操作存储器装置的示例方法。
[0013]图6示出了根据本专利技术主题的操作主机的示例方法。
[0014]图7大体上示出了根据本文中所公开的方面的包含支持包含堆叠式DRAM装置的存储系统的装置的系统的图式。
具体实施方式
[0015]提供用于堆叠式存储器系统的非确定性操作的技术。在实例中，操作存储器封装的方法可包含：在逻辑裸片处接收针对信道的多个或许多存储器存取请求；响应于多个存储器存取请求中的第一存储器存取请求而将第一数据传回到主机；响应于多个存储器存取请求中的针对第二数据的第二存储器存取请求而将数据未准备就绪的指示传回到主机；将第一索引以及数据未准备就绪的指示传回到主机；响应于多个存储器存取请求中的第三存储器存取请求而传回数据准备就绪的指示以及第三数据；以及传回第一索引以及数据准备就绪的指示。
[0016]图1是示例存储器封装110的示意图，所述存储器封装包含接口(IF)芯片106或电路和多个核心芯片100。例如，存储器封装100可以是3D存储器装置，例如高带宽存储器(HBM)、超存储器立方体(HMC)、Wide
‑
IO DRAM等。存储器封装110通过竖直地堆叠芯片而形成，如图1所示。堆叠式芯片可包含两个堆叠12和13，每个堆叠分别分配有堆叠ID“0”和“1”。每个堆叠12和13分别可包含核心芯片12a到12d和13a到13d。在某些实例中，每个堆叠每芯片可具有某一数目个多位信道。在某些实例中，对于跨八个信道的1024位或更多位的宽度，每个多位信道可包含至少128个位。存储器封装110的接口(IF)芯片11可提供与多输入/输出信道的接口。在某些实例中，每个信道可在核心芯片12a到12d和13a到13d与可以是存储器控制器的主机装置(未示出)之间彼此独立地起作用。IF芯片106可经由数个数据队列(DQ)将每个信道耦合到主机装置。每个信道可包含多个存储器单元和存取存储器单元的电路系统。例如，存储器单元可以是DRAM存储器单元。
[0017]图2示出了根据本文中所公开的各种实例的支持存储器封装的信道路由的设备或系统290。系统290可包含主机装置205和多个存储器封装210。在常规系统中，多个存储器装置为同一类型，例如DRAM存储器装置。在某些实例中，存储器装置可包含基于电容的存储器装置(例如，DRAM存储器装置)与交联式反相存储器装置(例如，SRAM存储器装置)的混合。本专利技术人已认识到，如果主机有权存取第二较快类型的存储器，例如SRAM存储器，则可实现带宽改进。
[0018]主机装置205可以是处理器(例如，中央处理单元(CPU)、图形处理单元(GPU))或芯片上系统(SoC)的实例。在一些情况下，主机装置205可以是与存储器装置分离的组件，使得主机装置205可与存储器装置分离地制造。主机装置205可以在存储器装置210(例如，膝上型计算机、服务器、个人计算装置、智能手机、个人计算机)外部。在系统290中，存储器封装210可经配置以存储用于主机装置205的数据。
[0019]主机装置205可使用在信号路径上传送的信号与存储器封装210交换信息。信号路径可以是可从传输组件获取消息或传输内容到接收组件的路径。在一些情况下，信号路径可以是与至少两个组件耦合的导体，其中所述导体可选择性地允许电子在所述至少两个组件之间流动。如在无线通信(例如，射频(RF)或光学)的情况下，信号路径可形成于无线媒体中。信号路径可至少部分地包含第一衬底，例如存储器装置的有机衬底；和/或第二衬底，例如封装衬底(例如，第二有机衬底)，其可与存储器装置210和主机装置205中的至少一者耦
合(在不与存储器装置和主机装置两者耦合的情况下)。在一些情况下，存储器封装210可用作主机装置205的从属型装置，所述主机装置可用作主控型装置。
[0020]在一些应用中，系统290可得益于主机装置205与存储器装置210之间的高速连接。因此，一些存储器封装210支持具有每秒数百万兆字节(TB/s)带宽需要的应用程序、处理程序、主机装置或处理器。在可接受的能量预算内满足此类带宽约束在某些情况下可能会带来挑战。
[0021]存储器封装210的存储器裸片200可经配置以与多种类型的通信媒体211(例如，有机衬底等衬底和/或硅插入件等高密度插入件)一起作用。在一些情况下，主机装置205可配置有包括终端设计(例如，矩阵或图案)的接口或焊球引脚(b本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种存储系统，其包括：经配置以存储数据的第一存储器装置堆叠，所述堆叠包含第一存储类型的多个存储器裸片；以及逻辑裸片，其包含：第二存储类型的第二存储器；以及接口电路，其经配置以，使用外部总线从外部主机接收多个存储器请求，经由所述第二存储器在所述外部主机与所述第一存储器装置堆叠的多个信道之间中继数据，响应于所述多个存储器请求中的第一相应存储器请求，在用于与所述第一存储器装置堆叠的对应信道交换所述数据的多个时钟周期中的单个时钟周期期间在所述对应信道的第一输出位上提供数据错误的指示，提供与所述多个存储器请求中的第二相应存储器请求相关联的数据就绪指示，以及提供经配置以标识与所述第二相应存储器请求相关联的数据的第一索引。2.根据权利要求1所述的存储系统，其中第二存储器包括经配置以存储包含所述第一索引的多个索引的列表。3.根据权利要求1所述的存储系统，其中所述数据就绪指示在所述多个时钟周期期间在所述第一输出位上进行编码。4.根据权利要求3所述的存储系统，其中所述数据就绪指示包含数据未准备就绪的指示。5.根据权利要求3所述的存储系统，其中所述数据就绪指示包含数据准备就绪的指示。6.根据权利要求1所述的存储系统，其中所述第一索引在所述多个时钟周期期间在所述第一输出位上进行编码。7.根据权利要求1所述的存储系统，其中所述第一存储类型是动态随机存取存储器(DRAM)。8.根据权利要求1所述的存储系统，其中所述第二存储类型是静态随机存取存储器(SRAM)。9.一种操作具有逻辑裸片和存储器装置堆叠的存储器封装的方法，所述存储器封装经配置以使用多个独立信道与主机通信，所述方法包括：在所述逻辑裸片处接收针对信道的多个存储器存取请求；响应于所述多个存储器存取请求中的第一存储器存取请求而将第一数据传回到所述主机；响应于所述多个存储器存取请求中的针对第二数据的第二存储器存取请求而将数据未准备就绪的指示传回到所述主机；将第一索引以及所述数据未准备就绪的指示传回到所述主机；响应于所述多个存储器存取请求中的第三存储器存取请求而传回数据准备就绪的指示以及第三数据；传回所述第一索引以及所述数据准备就绪的指示；以及响应于利用所述第三存储器存取请求传回所述数据准备就绪的指示以及所述第一索
引而将所述第二数据传回到所述主机。10.根据权利要求9所述的方法，其中传回数据未准备就绪的指示包含在用于与所述主机交换所述多个存储器存取请求中的相应存储器存取请求的数据的丛发周期中的第一单个周期内在所述信道的单个输出位上对所述数据未准备就绪...
【专利技术属性】
技术研发人员：J，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。