单向差分传输数据的链式电路制造技术

本实用新型专利技术公开了一种单向差分传输数据的链式电路，旨在解决现有控制系统通过单片机中转数据，具有信号衰减、抗干扰能力弱的技术问题。该包括差分总线收发器构成的数据接收模块、单片机构成的数据处理模块、差分总线收发器构成的数据输出模块。本实用新型专利技术的有益技术效果在于：系统自动化程度高、传输距离远、具有抑制共模干扰的能力。抑制共模干扰的能力。抑制共模干扰的能力。

【技术实现步骤摘要】
单向差分传输数据的链式电路


[0001]本技术涉及差分数据链式传输
，具体涉及一种单向差分传输数据的链式电路。

技术介绍

[0002]在印制电路板(PCB)上，如果有高速信号需要长距离传输，则其传输会因损耗、反射、串扰等方式造成信号失真问题，在接收端无法完全复原驱动端信号。伴随着当今互联网数据量的快速增加，远距离通信设备的研究和设计非常重要。
[0003]差分信号利用双绞线方式传输可以消除大部分的干扰信号，具有传输距离远、抑制共模干扰能力强的优点，因而在长距离传输方面被广泛使用。

技术实现思路

[0004]本技术的目的在于提供一种单向差分传输数据的链式电路，以解决现有的控制系统通过单片机中转数据所存在的信号衰减、抗干扰能力弱的技术问题。
[0005]为解决上述技术问题，本技术采用如下技术方案：
[0006]设计一种单向差分传输数据的链式电路，包括差分总线收发器构成的数据接收模块、单片机构成的数据处理模块、差分总线收发器构成的数据输出模块；
[0007]所述数据接收模块包括差分总线收发器U1，差分总线收发器U1用于接收来自上游设备输入的差分信号，将其转换为TTL信号并传输给所述数据处理模块；
[0008]所述数据处理模块包括单片机U4，单片机U4接收来自差分总线收发器U1输出的信号，并经运算处理后，输出电平信号给所述数据输出模块；
[0009]所述数据输出模块包括单向缓存器芯片 U2和差分总线收发器U3，其中U2接收来自差分总线收发器U1及单片机U4传输的控制信号并输出给U3，U3接收来自U2及单片机U4传输的控制信号并转换为差分信号后输出给对应的下游设备。
[0010]进一步的，数据接收模块：差分总线收发器U1为SP485芯片，其电源VCC引脚8接100nF的去耦电容，差分信号从U1引脚6和引脚7输入， U1引脚1输出接U2、U4，U1引脚5接地，U1引脚3接地DE为低电平状态，驱动器输出呈现三态，U1引脚2接地RE为低电平状态，接收器使能，U1处于差分信号接收状态。
[0011]进一步的，数据处理模块：单片机U4为 SC93F7250，其引脚1接地，U4引脚2接U1输出引脚1，接收来自U1的输出信号，U4引脚3输出接U3，U4引脚7接U2传输高低电平信号控制U2的导通与截止的工作状态。
[0012]进一步的，数据处理模块：单片机U4接收到差分总线收发器U1传输的信号后，输出低电平信号控制单向缓存器芯片U2导通，U2将接收到差分总线收发器U1传输的信号转发给差分总线收发器U3，控制差分总线收发器U3的对外输出信号；单片机U4未接收到差分总线收发器U1传输的信号，则其输出高电平信号控制单向缓存器芯片U2截止并主动产生信号传送给差分总线收发器U3，并控制其对外输出信号，以使得电路在没有信号输入的状态下仍
能正常对外输出信号。
[0013]进一步的，数据输出模块：单向缓存器芯片U2为74AHCT1G125GV，差分总线收发器U3为SP485芯片；U2引脚1接单片机U4引脚7，当单片机U4输出高电平给U2时，U2处于截止状态；当单片机U4输出低电平给U2时，U2处于导通状态；U2引脚2接U1输出引脚1接收U1输出信号，U2引脚3接地，U2引脚4输出接U3引脚4发送信号给U3，U2引脚5接5v电平；U3引脚5接地，U3引脚4接单片机U4发送引脚3和U2输出引脚4，接收U2和U4输出的控制信号；差分信号从U3引脚6和引脚7输出给对应的下游设备；U3引脚8接5v电平， U3引脚2接5v电平RE为高电平状态，接收器禁止，U3引脚3接5v电平，DE上的逻辑高电平将使能驱动器，U3处于差分输出状态。
[0014]与现有技术相比，本技术的有益技术效果在于：
[0015]1.本技术自动化程度高，采用可编程单片机作为智能化控制芯片，可根据实际需要和环境情况对设备的信号传输进行自动调控，自动切换主从模式减少了人力负担。
[0016]2.本技术传输距离远、具有抑制共模干扰的能力，采用半双工收发器SP485芯片传输差分信号, 当外部干扰源存在时，其相同程度地影响差分信号对的每一端,差分信号对采用差值相减原则就会忽略掉干扰信号,长距离布线不会有信号衰减。
附图说明
[0017]图1为本技术单向差分传输数据的链式电路结构原理图；
[0018]图2为本技术电路工作流程示意图；
[0019]图1中，P1为数据接收端口，P2为数据发送端口， U1为SP485芯片，U2为单向缓存器芯片74AHCT1G125GV，U3为SP485芯片， U4为SC93F7250单片机。
[0020]图2中，当P1接收到有效数据时，设备处于从机模式；而当P1未接收到有效数据时，系统处于主机模式。
具体实施方式
[0021]下面结合附图和实施例来说明本技术的具体实施方式，但以下实施例只是用来详细说明本技术，并不以任何方式限制本技术的范围。
[0022]以下实施例中所涉及或依赖的程序均为本
的常规程序或简单程序，本领域技术人员均能根据具体应用场景做出常规选择或者适应性调整。
[0023]以下实施例中所涉及的单元模块、芯片、电子元件或传感器等器件，如无特别说明，则均为常规市售产品。
[0024]实施例1：一种单向差分传输数据的链式电路，参见图1，包括差分总线收发器构成的数据接收模块、单片机构成的数据处理模块、差分总线收发器构成的数据输出模块。
[0025]所述数据接收模块包括SP485差分总线收发器U1，其电源VCC引脚8接100nF的去耦电容，差分信号从U1引脚6和引脚7输入， U1引脚1输出接U2、U4，U1引脚5接地，U1引脚3接地DE为低电平状态，驱动器输出呈现三态，U1引脚2接地RE为低电平状态，接收器使能，U1处于差分信号接收状态。U1用于接收来自上游设备输入的差分信号，将其转换为TTL信号并传输给所述数据处理模块；
[0026]所述数据处理模块包括SC93F7250单片机U4，其引脚1接地，U4引脚2接U1输出引脚
1，接收来自U1的输出信号，U4引脚3输出接U3，U4引脚7接U2传输高低电平信号控制U2的导通与截止的工作状态。单片机U4接收来自差分总线收发器U1输出的信号，并经运算处理后，输出电平信号给所述数据输出模块；
[0027]所述数据输出模块包括74AHCT1G125GV单向缓存器芯片 U2和SP485差分总线收发器U3，U2引脚1接单片机U4引脚7，当单片机U4输出高电平给U2时，U2处于截止状态；当单片机U4输出低电平给U2时，U2处于导通状态；U2引脚2接U1输出引脚1接收U1输出信号，U2引脚3接地，U2引脚4输出接U3引脚4发送信号给U3，U2引脚5接5v电平；U3引脚5接地，U3引脚4接单片机U4发送引脚3和U2输出引脚4，接收U2和U4输出的控制信号；差分信号从U3引脚6和引脚7输出给对应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种单向差分传输数据的链式电路，其特征在于，包括差分总线收发器构成的数据接收模块、单片机构成的数据处理模块、差分总线收发器构成的数据输出模块；所述数据接收模块包括差分总线收发器U1，差分总线收发器U1用于接收来自上游设备输入的差分信号，将其转换为TTL信号并传输给所述数据处理模块；所述数据处理模块包括单片机U4，单片机U4接收来自差分总线收发器U1输出的信号，并经运算处理后，输出电平信号给所述数据输出模块；所述数据输出模块包括单向缓存器芯片 U2和差分总线收发器U3，其中U2接收来自差分总线收发器U1及单片机U4传输的控制信号并输出给U3；U3接收来自U2及单片机U4传输的控制信号并转换为差分信号后输出给对应的下游设备。2.根据权利要求1所述的单向差分传输数据的链式电路，其特征在于，差分总线收发器U1为SP485芯片，其电源VCC引脚8接100nF的去耦电容，差分信号从U1引脚6和引脚7输入， U1引脚1输出接U2、U4，U1引脚5接地，U1引脚3接地DE为低电平状态，驱动器输出呈现三态，U1引脚2接地RE为低电平状态，接收器使能，U1处于差分信号接收状态。3.根据权利要求1所述的单向差分传输数据的链式电路，其特征在于，单片机U4为 SC93F7250，其引脚1接地，U4引脚2接U1输出引脚1，接收来自U1的输出信号，U4引脚3输出接U3，U4引脚7接U2传输高低电平信号...

【专利技术属性】
技术研发人员：李涛，熊波，赵崇崇，张旭，
申请(专利权)人：郑州朗威电子科技有限公司，
类型：新型
国别省市：