一种信号线与电源线接通次序的验证方法技术

本发明专利技术公开了一种信号线与电源线接通次序的验证方法，包括将集成电路版图导出到DEF文件和GDS文件；利用DEF文件提取有效信息至数据库X；自动验证，并将错误结果输出；将错误结果进行修正，再返回上述步骤，直至没有错误结果输出。该方法能够实现大规模集成电路的信号线与电源线接通次序的验证，有效提高了验证的准确性和效率。准确性和效率。

A verification method for the connection sequence of signal line and power line

【技术实现步骤摘要】
一种信号线与电源线接通次序的验证方法


[0001]本专利技术涉及集成电路
，具体涉及一种信号线与电源线接通次序的验证方法。

技术介绍

[0002]在大规模集成电路的制造过程中，如何高效且准确地进行电路的设计验证是保证产品质量的关键环节。其中，验证信号线是否比电源线先接通，是必不可少的。而现有的常规验证方法是通过目视来检查，这种方法存在检查繁琐，易出现漏检等问题。

技术实现思路

[0003]本专利技术所要解决的技术问题是验证信号线是否比电源线先接通，解决传统目视检查的方法易出现漏检，且效率低等问题。本专利技术的目的在于对现有的人工检验的方法进行改进，提高检验效率和准确率。
[0004]本专利技术验证信号线比电源线先接通的方法，包括以下步骤：S1、将集成电路版图导出到DEF文件和GDS文件；DEF文件是记录版图信息的文字文件，包括模块、线的坐标和名称等；GDS文件是记录版图信息的图形文件，包括模块、线的坐标和名称等；S2、利用DEF文件提取有效信息至数据库X，所述有效信息包括需要验证的信号线的名称、坐标和当前坐标使用到的金属层次；S3、自动验证，并将错误结果输出；作为本专利技术的进一步描述，步骤S3具体包括以下步骤：S31、定义版图中所有用到的金属层次Layer；S32、定义各金属层次间的连接关系；所述连接关系包括金属通过通孔连接金属，金属通过接触孔连接多晶硅，金属通过接触孔连接有源区，阱通过接触孔连接金属。
[0005]S33、由数据库X中的坐标信息，追踪低压MOS的栅极和漏极；作为本专利技术的进一步描述，步骤S33包括：S331、通过数据库X中的坐标信息，以及各层次间的连接关系，能够追踪到MOS管的栅极和漏极，得到图像界面；S332、判断MOS管是否为低压管。
[0006]S34、输出低压MOS的漏极和栅极使用到的金属层次信息到数据库Y。
[0007]作为本专利技术的进一步描述，步骤S34包括：S341、通过步骤S33得到MOS管的漏极或栅极信息，可以进一步追踪到该漏极或栅极连接的阱，判断出MOS的漏极和栅极分别处于NWELL或PWELL；S342、根据步骤获得阱信息（NWELL或PWELL），追踪该阱连接的金属层次信息，由于定义了阱通过接触孔连接金属，所有可获得金属层次信息。
[0008]S35、将同类型阱的数据库进行“与”运算，确认是否有交集；S36、如果有交集，则输出使用到的金属层次到数据库Z（文本文件）；如果没有交集，则两个阱不是连接同一个电源的，不需要进行验证；S37、判断数据库Y的金属层次与数据库Z的金属层次的大小；S38、若数据库Y的金属层次大于数据库Z的金属层次，则不符合验证条件，把数据库Y的图形文件输出；若数据库Y的金属层次小于数据库Z的金属层次，则符合验证条件，不再输出。
[0009]S4、将步骤S3的错误结果进行修正，再返回步骤S1
‑
S3，直至没有错误结果输出。
[0010]本专利技术基于自动验证方法，实现大规模集成电路的信号线与电源线接通次序的验证，提高了验证的准确率和效率。
附图说明
[0011]此处所说明的附图用来提供对本专利技术实施例的进一步理解，构成本申请的一部分，并不构成对本专利技术实施例的限定。在附图中：图1为本专利技术一实施例的验证方法的流程示意图；图2为本专利技术一实施例的自动验证过程的流程示意图；图3为本专利技术一实施例的版图剖面结构示意图。
具体实施方式
[0012]为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本专利技术作进一步的详细说明，本专利技术的示意性实施方式及其说明仅用于解释本专利技术，并不作为对本专利技术的限定。
[0013]本专利技术对现有技术的改进在于，在大规模集成电路设计中，就信号线比电源线先接通的验证，实现自动检查。
[0014]本专利技术的一实施例提供一种信号线与电源线接通次序的验证方法，包括以下步骤：S1、将集成电路版图导出到DEF文件和GDS文件；DEF文件是记录版图信息的文字文件，包括模块、线的坐标和名称等；GDS文件是记录版图信息的图形文件，包括模块、线的坐标和名称等；S2、利用DEF文件提取有效信息至数据库X，所述有效信息包括需要验证的信号线的名称、坐标和当前坐标使用到的层次；S3、自动验证，并将错误结果输出；S4、将步骤S3的错误结果进行修正，再返回步骤S1
‑
S3，直至没有错误结果输出。
[0015]为了能够清楚地说明本专利技术自动验证的原理及过程，本实施例将结合附图2进行详细说明如下：1、定义版图中所有用到的金属层次Layer；2、定义各金属层次间的连接关系；连接关系包括金属通过通孔连接金属，金属通过接触孔连接多晶硅，金属通过接触孔连接有源区，阱通过接触孔连接金属。
[0016]3、由数据库X中的坐标信息，追踪低压MOS的栅极和漏极；具体包括以下步骤：（3.1）通过数据库X中的坐标信息，以及各层次间的连接关系，能够追踪到MOS管的栅极和漏极，得到图像界面；图3示出本实施例一种可能的版图结构示意图，如图所示：Psub为基板，阱包括DNW、NWELL、PWELL，有源区包括N+、P+，M为金属层次，金属线包括GND、VCC。
[0017]假设S点是经步骤S2得到的信号线坐标，由于定义了金属通过接触孔可以连接到多晶硅及有源区，所以通过S点出发可以得到MOS管的漏极和栅极。
[0018]（3.2）判断MOS管是否为低压管；把连接到栅极的MOS与高压层次进行“非”计算；把连接到漏极的MOS与高压层次进行“非”计算。
[0019]4、输出低压MOS的漏极和栅极使用到的金属层次信息到数据库Y。
[0020]图3中，虚线表示追踪漏极和栅极使用到的金属层次（M1
→
M2
→
M3
→
M2
→
M1），Y文件内容记为Singal M1 M2 M3 M2 M1。
[0021]（4.1）通过上述步骤得到的漏极或栅极信息，可以进一步追踪到该漏极或栅极连接的阱，判断出MOS的漏极和栅极分别处于NWELL或PWELL，具体分为4中情形：Case1：把连接到漏极的MOS与NW层次进行“TOUCH”操作 ，得到NWELL；Case2：把连接到栅极的MOS与NW层次进行“TOUCH”操作，得到NWELL；Case3：把连接到漏极的MOS与PW层次进行“TOUCH”操作，得到PWELL；Case4：把连接到栅极的MOS与PW层次进行“TOUCH”操作，得到PWELL；所述“TOUCH”操作就是判断MOS的漏极和栅极处于N阱还是P阱。
[0022]（4.2）根据上述步骤获得阱信息（NWELL或PWELL），追踪该阱连接的金属层次信息，由于定义了阱通过接触孔连接金属，所有可获得金属层次信息（即粗实线的图形文件）。
[0023]追踪连接到case1的NWELL金属输出到数据库N1（图形文件）；追踪连接到case2的NWELL金属输出到数据库N2（图形文件）；追踪连接到本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号线与电源线接通次序的验证方法，其特征在于，该验证方法包括：S1、将集成电路版图导出到DEF文件和GDS文件；S2、利用DEF文件提取有效信息至数据库X；S3、自动验证，并将错误结果输出；S4、将步骤S3的错误结果进行修正，再返回步骤S1
‑
S3，直至没有错误结果输出；所述有效信息包括需要验证的信号线的名称、坐标和当前坐标使用到的金属层次。2.根据权利要求1所述得验证方法，其特征在于，所述DEF文件和所述GDS文件的信息包括模块、线的坐标和名称。3.根据权利要求1所述的验证方法，其特征在于，所述步骤S3包括：S31、定义版图中所有用到的金属层次Layer；S32、定义各金属层次间的连接关系；所述连接关系包括金属通过通孔连接金属，金属通过接触孔连接多晶硅，金属通过接触孔连接有源区，阱通过接触孔连接金属；S33、由所述步骤S2的数据库X中的坐标信息，追踪低压MOS的栅极和漏极；S34、输出低压MOS的漏极和栅极使用到...

【专利技术属性】
技术研发人员：ꢀ五一IntClG零六F三零三九八，
申请(专利权)人：四川创安微电子有限公司，
类型：发明
国别省市：