阵列基板及移动终端制造技术

本申请实施例公开了一种阵列基板及移动终端，阵列基板包括，衬底、第一金属层、绝缘层和第二金属层，第一金属层包括栅极、与栅极连接的第一金属走线和第一电极，第一金属走线的一端部包括连接部，连接部和第一电极的一端部相对设置，绝缘层位于连接部上方的位置设置有多个转接孔，第二金属层包括与栅极对应的源漏极、第二金属走线，第二金属走线的一端连接驱动电路，第二金属走线通过转接孔与第一金属走线连接；连接部和第一电极之间设置有屏蔽走线，屏蔽走线半包围第一金属走线的端部；本申请可以有效的防止端部相对的长走线之间在制程中积累电荷，电荷积累过多时发生ESD，使得其释放的电荷击穿绝缘层，造成原本不连接的线路之间发生短路。之间发生短路。之间发生短路。

Array base plate and mobile terminal

【技术实现步骤摘要】
阵列基板及移动终端


[0001]本申请涉及显示
，具体涉及一种阵列基板及移动终端。

技术介绍

[0002]在形成薄膜晶体管的相关制程中，部分金属走线具有较长的线长，在后续的每一道工序中都会产生静电，静电吸附在金属走线的端部或者轮廓边缘，两根不相连的长走线上由于位置不同，积累电荷的状态也不同，因此在电荷积累到一定程度后，容易发生静电释放(Electro
‑
Static discharge，ESD)现象，所释放的电荷会击穿绝缘层，造成原本不连接的线路之间发生短路。

技术实现思路

[0003]本申请实施例提供一种阵列基板和移动终端，可以有效的防止端部相对的长走线之间在制程中积累电荷，电荷积累过多时发生ESD，使得其释放的电荷击穿绝缘层，造成原本不连接的线路之间发生短路。
[0004]本申请实施例提供一种阵列基板，包括
[0005]衬底，所述衬底上靠近边缘的位置设置有一驱动电路；
[0006]第一金属层，设置于所述衬底上，包括栅极、与所述栅极连接的第一金属走线、功能电极，所述第一金属走线远离所述栅极的一端部包括连接部，所述连接部和所述功能电极间隔设置；
[0007]绝缘层，设置于所述衬底和所述第一金属层上且覆盖所述第一金属层，所述绝缘层包括位于所述连接部上方的多个转接孔；
[0008]第二金属层，设置于所述绝缘层上，所述第二金属层包括与所述栅极对应的源漏极、第二金属走线，所述第二金属走线的一端连接所述驱动电路，所述第二金属走线的另一端通过所述转接孔与所述第一金属走线连接；
[0009]其中，所述第一金属层还包括位于所述连接部和所述功能电极之间的屏蔽走线。
[0010]可选的，所述屏蔽走线包括沿第一方向延伸的第一屏蔽段、分别连接所述第一屏蔽段两端部且沿第二方向延伸的两第二屏蔽段，所述第一方向与所述第二方向具有一预设夹角，所述第一屏蔽段和两所述第二屏蔽段形成半包结构，所述半包结构包围所述第一金属走线靠近所述功能电极的端部。
[0011]可选的，所述第二金属走线的一端沿所述第一方向延伸，绕过所述第二屏蔽段后通过所述转接孔与所述第一金属走线连接。
[0012]可选的，所述第一金属走线包括至少两第一分支走线，所述第二金属走线包括至少两第二分支走线，两所述第一分支走线连接不同的所述栅极，所述连接部包括至少两连接子部，每一所述第一分支走线的端部设置有一连接子部，设置所述连接子部的所述第一分支走线的端部靠近所述功能电极的端部，所述绝缘层对应所述连接子区设置有多个所述转接孔，所述第二分支走线通过所述转接孔与所述第一分支走线连接；
[0013]所述屏蔽走线包括至少两屏蔽子走线，一所述屏蔽子走线对应一所述第一分支走线设置，一所述屏蔽子走线包括一沿所述第一方向延伸的第一屏蔽子段、分别连接所述第一屏蔽子段两端部且沿所述第二方向延伸的第二屏蔽子段；所述第一屏蔽子段和两所述第二屏蔽子段形成半包结构包围所述第一分支走线靠近所述第二金属走线的端部。
[0014]可选的，所述第一屏蔽段与所述第二屏蔽段的连接处为圆角。
[0015]可选的，所述屏蔽走线至所述第一金属走线之间的距离，与所述屏蔽走线至所述功能电极之间的距离相等。
[0016]可选的，所述屏蔽走线的宽度大于或等于5um。
[0017]可选的，所述屏蔽走线包括第一屏蔽走线组和第二屏蔽走线组，所述第一屏蔽走线组包括多个第一屏蔽走线子部，所述第二屏蔽走线组包括多个第二屏蔽走线子部，所述第一屏蔽走线组和所述第二屏蔽走线组平行设置，且所述第一屏蔽走线子部和所述第二屏蔽走线子部交错设置。
[0018]可选的，所述屏蔽走线包括直线、不规则曲线和波浪线中的一种。
[0019]此外，本申请实施例还提供一种移动终端，包括上述任一项实施例所述的阵列基板及终端主体，所述终端主体与所述阵列基板组合为一体。
[0020]本专利技术有益效果至少包括：
[0021]本申请通过在第一金属走线与功能电极相对设置的端部之间设置一屏蔽走线，使得功能电极靠近第一金属走线的端部与第一金属走线带有连接部的端部之间屏蔽间隔，避免了长走线在制程中端部或轮廓边缘累积电荷造成ESD，击穿绝缘层，有效避免了功能电极与第二金属走线之间因ESD造成的静电短路问题。
附图说明
[0022]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是现有技术中的一种阵列基板的结构示意图；
[0024]图2是本申请实施例提供的一种阵列基板的结构示意图；
[0025]图3是本申请实施例提供的另一种阵列基板的结构示意图；
[0026]图4是图3中A
‑
A
’
的截面图；
[0027]图5是本申请实施例提供的另一种阵列基板的结构示意图；
[0028]图6是本申请实施例提供的另一种阵列基板的结构示意图；。
具体实施方式
[0029]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0030]本申请实施例提供一种阵列基板及移动终端。以下分别进行详细说明。需说明的
是，以下实施例的描述顺序不作为对实施例优选顺序的限定。另外，在本申请的描述中，术语“包括”是指“包括但不限于”。用语第一、第二、第三等仅仅作为标示使用，并没有强加数字要求或建立顺序。本专利技术的各种实施例可以以一个范围的型式存在；应当理解，以一范围型式的描述仅仅是因为方便及简洁，不应理解为对本专利技术范围的硬性限制；因此，应当认为所述的范围描述已经具体公开所有可能的子范围以及该范围内的单一数值。例如，应当认为从1到6的范围描述已经具体公开子范围，例如从1到3，从1到4，从1到5，从2到4，从2到6，从3到6等，以及所数范围内的单一数字，例如1、2、3、4、5及6，此不管范围为何皆适用。另外，每当在本文中指出数值范围，是指包括所指范围内的任何引用的数字(分数或整数)。
[0031]为了解决上述技术问题，本申请提供了如下技术方案，具体参见下述实施例。
[0032]本申请实施例提供一种阵列基板，如图2和图4所示，包括：
[0033]衬底，所述衬底上靠近边缘的位置设置有一驱动电路70；
[0034]第一金属层M1，设置于所述衬底上，包括栅极、与所述栅极连接的第一金属走线20、功能电极10，所述第一金属走线20远离所述栅极的一端部包括连接部，所述连接部和所述功能电极10间隔设置；
[0035]绝缘层PV，设置于所述衬底和所述第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括衬底，所述衬底上靠近边缘的位置设置有一驱动电路；第一金属层，设置于所述衬底上，包括栅极、与所述栅极连接的第一金属走线、功能电极，所述第一金属走线远离所述栅极的一端部包括连接部，所述连接部和所述功能电极间隔设置；绝缘层，设置于所述衬底和所述第一金属层上且覆盖所述第一金属层，所述绝缘层包括位于所述连接部上方的多个转接孔；第二金属层，设置于所述绝缘层上，所述第二金属层包括与所述栅极对应的源漏极、第二金属走线，所述第二金属走线的一端连接所述驱动电路，所述第二金属走线的另一端通过所述转接孔与所述第一金属走线连接；其中，所述第一金属层还包括位于所述连接部和所述功能电极之间的屏蔽走线。2.如权利要求1所述的阵列基板，其特征在于，所述屏蔽走线包括沿第一方向延伸的第一屏蔽段、分别连接所述第一屏蔽段两端部且沿第二方向延伸的两第二屏蔽段，所述第一方向与所述第二方向具有一预设夹角，所述第一屏蔽段和两所述第二屏蔽段形成半包结构，所述半包结构包围所述第一金属走线靠近所述功能电极的端部。3.如权利要求2所述的阵列基板，其特征在于，所述第二金属走线的一端沿所述第一方向延伸，绕过所述第二屏蔽段后通过所述转接孔与所述第一金属走线连接。4.如权利要求2所述的阵列基板，其特征在于，所述第一金属走线包括至少两第一分支走线，所述第二金属走线包括至少两第二分支走线，两所述第一分支走线连接不同的所述栅极，所述连接部包括至少两连接子部，每一所述第一分支走线的端部设置有一连接子部，设...

【专利技术属性】
技术研发人员：胡晓斌，
申请(专利权)人：广州华星光电半导体显示技术有限公司，
类型：发明
国别省市：