一种新型IGBT器件的制备工艺制造技术

本发明专利技术提供一种新型IGBT器件的制备工艺，在衬底上进行沟槽刻蚀后，进行多晶硅掺杂、刻蚀，形成平面栅区域，平面栅区域形成后，进行P阱及N阱注入。本发明专利技术的有益效果是采用平面栅结构和沟槽栅结构的混合结构，在保证器件静态参数基本不变的情况下达到更高的耐短路能够力和更加优化的动态特性。力和更加优化的动态特性。力和更加优化的动态特性。

Preparation process of a new IGBT device

【技术实现步骤摘要】
一种新型IGBT器件的制备工艺


[0001]本专利技术属于半导体器件领域，尤其是涉及一种新型IGBT器件的制备工艺。

技术介绍

[0002]现有方案中IGBT器件正面结构主要采用沟槽栅结构，发展趋势是采用更高的沟槽密度来实现器件正向导通压降的降低，但是与此同时也带来了饱和电流过大和短路能力较差的问题，各个供应商均在努力改善优化器件这部分的问题，以期达到提升性能的同时也提升器件的鲁棒性。
[0003]现有沟槽栅IGBT器件原胞结构都采用垂直的沟道，部分产品采用微沟槽结构，目标是提高电流密度，优化器件的导通特性，降低芯片面积。主要厂商的量产产品多采用均匀分布的沟槽，个别厂商采用非均匀分布原胞布局。但此种结构由于沟槽密度高、电流密度高，导致饱和电流过大，抗短路能力差。

技术实现思路

[0004]鉴于上述问题，本专利技术提供一种新型IGBT器件的制备工艺，以解决现有技术存在的以上或者其他前者问题。
[0005]为解决上述技术问题，本专利技术采用的技术方案是：一种新型IGBT器件的制备工艺，在衬底上进行沟槽刻蚀后，进行多晶硅掺杂、刻蚀，形成平面栅区域，平面栅区域形成后，进行P阱及N阱注入。
[0006]进一步的，进行多晶硅掺杂、刻蚀，形成平面栅区域的步骤中，包括以下步骤：
[0007]进行多晶硅沉积、掺杂，形成多晶硅栅；
[0008]对多晶硅栅进行光刻：依次进行涂胶、曝光、显影，形成平面栅区域；
[0009]对多晶硅栅进行刻蚀，去除平面部分的暴露的多晶硅；
>[0010]去除光刻胶。
[0011]进一步的，进行多晶硅沉积、掺杂，形成多晶硅栅步骤中，通过CVD方式进行多晶硅的沉积、掺杂，多晶硅沉积厚度为3000
‑
20000A，掺杂浓度为1E16
‑
1E22cm
‑
3。
[0012]进一步的，在衬底上进行沟槽刻蚀步骤中，进行沟槽刻蚀及栅极氧化，形成沟槽，并在沟槽侧壁及顶部平面部分形成栅极氧化层，包括以下步骤：
[0013]进行第一介质层沉积：在衬底上沉积一层第一介质层；
[0014]沟槽层光刻：在第一介质层上进行涂胶、曝光、显影，形成沟槽区域；
[0015]对第一介质层进行刻蚀，去除沟槽区域的第一介质层；
[0016]去除沟槽层光刻时的光刻胶；
[0017]进行沟槽刻蚀；
[0018]去除第一介质层；
[0019]进行栅极氧化，形成栅极氧化层。
[0020]进一步的，进行沟槽刻蚀步骤中，刻蚀深度为1um
‑
10um，沟槽侧壁角度为85
°‑
95
°
。
[0021]进一步的，进行栅极氧化，形成栅极氧化层步骤中，通过热氧化方式或CVD方式形成栅极氧化层，栅极氧化层厚度为200
‑
5000A。
[0022]进一步的，进行P阱及N阱注入步骤中，其中，P阱注入包括以下步骤：
[0023]P阱注入，注入剂量为1E12
‑
1E16，注入能量30keV
‑
160keV；
[0024]P阱推进，形成具有一定深度的P阱，深度范围为2um
‑
7um。
[0025]进一步的，P阱推进后，进行N阱注入，N阱注入包括以下步骤：
[0026]N阱光刻，依次进行涂胶、曝光、显影，形成N阱区域；
[0027]N阱注入；
[0028]去除N阱光刻时的光刻胶。
[0029]进一步的，N阱注入后进行N阱激活及孔层刻蚀，包括以下步骤：
[0030]介质层沉积；
[0031]进行N阱激活；
[0032]孔层光刻，依次进行涂胶、曝光、显影，形成接触孔区域；
[0033]孔层刻蚀，对接触孔区域进行刻蚀，去除孔层光刻时的光刻胶。
[0034]进一步的，介质层沉积步骤中，通过热氧化方式或CVD方式沉积，介质层厚度为2000
‑
30000A，介质层材质为二氧化硅、TEOS、PSG、BPSG或氮化硅。
[0035]进一步的，进行N阱激活步骤中，通过炉管方式或快速退火方式进行N阱激活，温度为800℃
‑
1100℃，时间为30s
‑
120min。
[0036]进一步的，孔层刻蚀后，进行金属电极沉积，通过蒸发或溅射的方式沉积金属电极，厚度为3000
‑
80000A。
[0037]进一步的，进行金属电极沉积之后，对晶圆背面进行处理，包括背面掺杂、背面激活和背面电极沉积，背面掺杂采用离子注入方式进行掺杂元素的掺杂，注入能量为30
‑
120keV。
[0038]进一步的，背面激活步骤中，通过炉管方式、快速退火方式或激光退火方式进行背面激活；
[0039]背面电极沉积步骤中，通过蒸发或者溅射方式沉积背面金属电极，厚度为800
‑
80000A。
[0040]由于采用上述技术方案，该IGBT器件采用平面栅结构和沟槽栅结构的混合结构，实现沟槽IGBT器件短路能力和开关特性的优化，多个沟槽栅结构设于平面栅结构的两侧，在平面栅的结构中，在衬底上依次设置有栅极氧化层、多晶硅栅、介质层和正面金属，在衬底的两侧设置有P阱和N阱，沟槽栅结构中，在沟槽的外部两侧设有P阱和N阱，在沟槽内的侧壁上设置有栅极氧化层，在沟槽内设置有多晶硅栅，在沟槽的顶部设置有介质层和正面金属，所以，在制备该器件时，能够与现有的产品制造的产线完全兼容，在器件制备时，在沟槽刻蚀后，进行多晶硅掺杂、刻蚀，形成平面栅区域，平面栅区域形成后，进行P阱及N阱注入，形成平面栅结构和沟槽栅结构，在保证器件静态参数基本不变的情况下达到更高的耐短路能够力和更加优化的动态特性，提升器件的鲁棒性，平面栅结构与沟槽栅结构的栅极氧化层的厚度不同，阈值电压不同，可以实现改善器件的开关特性。
附图说明
[0041]图1是本专利技术的一实施例的IGBT器件的结构示意图(仅体现原胞结构，不体现终端耐压结构)；
[0042]图2是本专利技术的一实施例的第一介质层沉积的结构示意图；
[0043]图3是本专利技术的一实施例的沟槽层光刻的结构示意图；
[0044]图4是本专利技术的一实施例的第一介质层刻蚀的结构示意图；
[0045]图5是本专利技术的一实施例的沟槽层光刻去胶的结构示意图；
[0046]图6是本专利技术的一实施例的沟槽刻蚀的结构示意图；
[0047]图7是本专利技术的一实施例的第一介质层去除的结构示意图；
[0048]图8是本专利技术的一实施例的栅极氧化的结构示意图；
[0049]图9是本专利技术的一实施例的多晶硅栅沉积的结构示意图；
[0050]图10是本专利技术的一实施例的多晶硅栅光刻的结构示意图；
[0051]图11是本专利技术的一实施例的多晶硅栅刻蚀的结构示意图；...

【技术保护点】

【技术特征摘要】
1.一种新型IGBT器件的制备工艺，其特征在于：在衬底上进行沟槽刻蚀后，进行多晶硅掺杂、刻蚀，形成平面栅区域，所述平面栅区域形成后，进行P阱及N阱注入。2.根据权利要求1所述的新型IGBT器件的制备工艺，其特征在于：所述进行多晶硅掺杂、刻蚀，形成平面栅区域的步骤中，包括以下步骤：进行多晶硅沉积、掺杂，形成多晶硅栅；对所述多晶硅栅进行光刻：依次进行涂胶、曝光、显影，形成平面栅区域；对所述多晶硅栅进行刻蚀，去除平面部分的暴露的多晶硅；去除光刻胶。3.根据权利要求2所述的新型IGBT器件的制备工艺，其特征在于：所述进行多晶硅沉积、掺杂，形成多晶硅栅步骤中，通过CVD方式进行多晶硅的沉积、掺杂，多晶硅沉积厚度为3000
‑
20000A，掺杂浓度为1E16
‑
1E22cm
‑
3。4.根据权利要求1
‑
3任一项所述的新型IGBT器件的制备工艺，其特征在于：所述在衬底上进行沟槽刻蚀步骤中，进行沟槽刻蚀及栅极氧化，形成沟槽，并在沟槽侧壁及顶部平面部分形成栅极氧化层，包括以下步骤：进行第一介质层沉积：在所述衬底上沉积一层第一介质层；沟槽层光刻：在所述第一介质层上进行涂胶、曝光、显影，形成沟槽区域；对所述第一介质层进行刻蚀，去除所述沟槽区域的第一介质层；去除所述沟槽层光刻时的光刻胶；进行沟槽刻蚀；去除所述第一介质层；进行栅极氧化，形成所述栅极氧化层。5.根据权利要求4所述的新型IGBT器件的制备工艺，其特征在于：所述进行沟槽刻蚀步骤中，刻蚀深度为1um
‑
10um，沟槽侧壁角度为85
°‑
95
°
。6.根据权利要求5所述的新型IGBT器件的制备工艺，其特征在于：所述进行栅极氧化，形成所述栅极氧化层步骤中，通过热氧化方式或CVD方式形成所述栅极氧化层，所述栅极氧化层厚度为200
‑
5000A。7.根据权利要求1
‑
3、5和6任一项所述的新型IGBT器件的制备工艺，其特征在于：所述进行P阱及N阱注入步骤中，其中，P阱注入包括以下步骤：P阱注入，注入剂量为1E12
...

【专利技术属性】
技术研发人员：王万礼，刘丽媛，张新玲，陈海洋，徐长坡，
申请(专利权)人：天津环鑫科技发展有限公司，
类型：发明
国别省市：