一种带锁存功能的电平转换电路制造技术

本发明专利技术提供了一种带锁存功能的电平转换电路，涉及电子电路技术领域。所述电平转换电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和反相器；所述反相器的电源端连接至所述内部电源电压，所述反相器的控制信号输入端和信号输出端分别连接至第一晶体管和第二晶体管的源极；第一晶体管的栅极和第二晶体管的栅极分别接入时钟控制信号，第一晶体管的漏极连接第三晶体管的漏极和第四晶体管的栅极，第二晶体管的漏极连接第三晶体管的栅极和第四晶体管的漏极；第三晶体管的源极和第四晶体管的源极连接至转换电源电压。本发明专利技术的电平转换电路具有动态锁存功能，省略了一个低电压域的锁存器，可以有效地减少芯片面积。可以有效地减少芯片面积。可以有效地减少芯片面积。

A level conversion circuit with latch function

【技术实现步骤摘要】
一种带锁存功能的电平转换电路


[0001]本公开涉及电子电路
，尤其涉及一种带锁存功能的电平转换电路。

技术介绍

[0002]随着芯片的集成度的提高，为了适应更多的应用场景，在芯片内部存在多个电源域。LCD屏驱动芯片是一个典型的多电源系统，数字接口的电平经常需要转换成屏驱动需要的电压。图1是LCD源极驱动电路中经常需要用的一个电路，一个低压的锁存器，再通过电平转换电路，得到需要的模拟控制电压。图2是一个典型的锁存器示意图，图3是一个典型的电平转换电路。由于在LCD等屏驱动电路中，源极通道通常会有上千个这样重复的单元，因此，这部分电路需要占用较大的芯片面积。

技术实现思路

[0003]有鉴于此，本公开实施例提供一种带锁存功能的电平转换电路，该电平转换电路中引入时钟控制信号，使电平转换电路具有动态锁存功能，省略了一个低电压域的锁存器，可以减少MOS使用的数目，从而有效地减少芯片的面积，解决现有技术中，多电源系统的驱动电路需要一个低压的锁存器，再通过电平转换电路，才可得到需要的模拟控制电压，导致芯片占用面积大的技术问题。
[0004]为了实现上述目的，本专利技术提供如下技术方案：一种带锁存功能的电平转换电路，包括不同电压域的内部电源电压和转换电源电压，所述电平转换电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和反相器；所述反相器的电源端连接至所述内部电源电压，所述反相器的控制信号输入端和信号输出端分别连接至所述第一晶体管的源极和所述第二晶体管的源极；所述第一晶体管的栅极和所述第二晶体管的栅极分别接入时钟控制信号，所述第一晶体管的漏极连接所述第三晶体管的漏极和所述第四晶体管的栅极，所述第二晶体管的漏极连接所述第三晶体管的栅极和所述第四晶体管的漏极；所述第三晶体管的源极和所述第四晶体管的源极连接至所述转换电源电压。
[0005]进一步地，所述第一晶体管和所述第二晶体管均为NMOS管,所述第三晶体管和所述第四晶体管均为PMOS管。
[0006]进一步地，所述内部电源电压的电压值低于所述转换电源电压的电压值。
[0007]进一步地，所述第一晶体管和所述第二晶体管的尺寸大小相同,所述第三晶体管和所述第四晶体管的尺寸大小相同。
[0008]本专利技术的一种带锁存功能的电平转换电路，在电平转换电路中引入时钟控制信号，使其锁存功能直接实现在电平转换电路中，克服了传统电路中需要一个低压的锁存器，再通过电平转换电路，才可得到需要的模拟控制电压的技术缺陷。与传统结构相比，省略了一个低电压域的锁存器，可以有效减少MOS使用的数目，从而节省芯片面积。
附图说明
[0009]为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0010]图1为传统的电平转换电路架构；图2为传统电平转换电路架构中锁存器电路结构；图3为传统电平转换电路架构中电平转换电路结构；图4为本专利技术的带锁存功能的电平转换电路结构。
具体实施方式
[0011]下面结合附图对本公开实施例进行详细描述。
[0012]以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
[0013]要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
[0014]还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0015]另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
[0016]如图4所示，本公开实施例提供一种带锁存功能的电平转换电路，包括不同电压域的内部电源电压vdd1和转换电源电压vdd2，所述电平转换电路包括第一晶体管MN1、第二晶体管MN2、第三晶体管MP1、第四晶体管MP2和反相器INV1。
[0017]本实施方式中,所述的各元器件之间的连接均为电连接。具体的,所述带锁存功能的电平转换电路连接关系为:所述反相器INV1的电源端连接至所述内部电源电压vdd1，所述反相器INV1的接地端连接至接地；所述反相器INV1的控制信号输入端IN和信号输出端INB分别连接至所述第一晶体管MN1的源极和所述第二晶体管MN2的源极；所述第一晶体管MN1的栅极和所述第二
晶体管MN2的栅极分别接入时钟控制信号CLK，所述第一晶体管MN1的漏极连接所述第三晶体管MP1的漏极和所述第四晶体管MP2的栅极，所述第二晶体管MN2的漏极连接所述第三晶体管MP1的栅极和所述第四晶体管MP2的漏极；所述第三晶体管MP1的源极和所述第四晶体管MP2的源极连接至所述转换电源电压vdd2。
[0018]其中，所述第一晶体管MN1和所述第二晶体管MN2均为NMOS管,所述第三晶体管MP1和所述第四晶体管MP2均为PMOS管。
[0019]本实施方式中,在保证电路性能的基础上,将所有的NMOS管和PMOS管都统一尺寸大小,实现版图优化,缩小版图面积,以便于拓展应用。具体的,所述第一晶体管MN1与所述第二晶体管MN2的尺寸大小相同,所述第三晶体管MP1和所述第四晶体管MP2的尺寸大小相同。当然,不限于此,设计者也可以根据性能和版图设计要求,对每个MOS管进行定制设计。
[0020]本实施方式中，在所述带锁存功能的电平转换电路结构中，低电压域的内部电源电压vdd1的控制输入信号IN通过一个低电压域的反相器INV1得到反向输出信号INB，输入信号IN和输出信号INB分别接入到时钟控制管第一晶体管MN1、第二晶体管MN2的源极。当时钟信号CLK为低电平时，第一晶体管MN1、第二晶体管M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带锁存功能的电平转换电路，包括不同电压域的内部电源电压和转换电源电压，其特征在于，所述电平转换电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和反相器；所述反相器的电源端连接至所述内部电源电压，所述反相器的控制信号输入端和信号输出端分别连接至所述第一晶体管的源极和所述第二晶体管的源极；所述第一晶体管的栅极和所述第二晶体管的栅极分别接入时钟控制信号，所述第一晶体管的漏极连接所述第三晶体管的漏极和所述第四晶体管的栅极，所述第二晶体管的漏极连接所述第三晶体管的栅极和所述第四晶体管的漏极；所...

【专利技术属性】
技术研发人员：李天望，
申请(专利权)人：上海瓴瑞微电子有限公司，
类型：发明
国别省市：