半导体装置制造方法及图纸

本发明专利技术提供半导体装置。在使用接近半导体基板的金属布线层形成虚拟电源线等电源线的情况下，避免第一电源线与电源开关电路内的布线的冲突。具有：第一以及第二电源线，形成于第一布线层，在俯视时向第一方向延伸；与第一电源线连接的第三电源线以及与第二电源线连接的第四电源线，形成于第二布线层，在俯视时向第二方向延伸；以及第一电源开关电路，具有设置在第一电源线与形成于第一布线层的第五电源线之间且与第三或第四电源线的至少任意一个重叠的晶体管，第一电源开关电路具有在第二布线层形成为不与第三电源线以及第四电源线重叠，并与晶体管的源极区域及第五电源线电连接的第一布线和与晶体管的漏极区域及第三电源线电连接的第二布线。源线电连接的第二布线。源线电连接的第二布线。

Semiconductor device

【技术实现步骤摘要】
半导体装置


[0001]本专利技术涉及半导体装置。

技术介绍

[0002]为了减少半导体装置的漏电流，已知有在电源线与多个电路模块各自的电源线亦即虚拟电源线之间设置在电路模块的动作时接通的电源开关电路的方法。例如，为了提高电源开关电路的电源供给能力，与电路模块内的逻辑电路所使用的单元晶体管的尺寸相比较大地设计电源开关电路所使用的晶体管的尺寸。
[0003]专利文献1：美国专利第10141336号说明书
[0004]专利文献2：美国专利申请公开第2019/0244900号说明书
[0005]专利文献3：美国专利申请公开第2019/0214377号说明书
[0006]专利文献4：日本特开2018－190760号公报
[0007]专利文献5：国际公开第2017/208887号
[0008]若由于晶体管尺寸增大，而电源开关电路的布局尺寸增大，则电源开关电路不能够容纳在以规定的间距配置的电源布线之间。该情况下，电源开关电路跨以规定的间距配置的电源布线配置。另外，为了对使用虚拟电源电压进行动作的电路模块供给足够的电源电压，优选使用接近半导体基板的金属布线层形成布线于电源开关电路与电路模块之间的虚拟电源线。
[0009]然而，在使用接近半导体基板的金属布线层形成布线于电源开关电路与电路模块之间的虚拟电源线的情况下，有在电源开关电路中使用接近半导体基板的金属布线层形成的布线与虚拟电源线冲突的担心。

技术实现思路

[0010]本专利技术是鉴于上述的点而完成的，目的在于在使用接近半导体基板的金属布线层形成虚拟电源线等电源线的情况下，避免电源线与配置于相同的层的电源开关电路内的布线的冲突。
[0011]在本专利技术的一方式中，半导体装置具有：第一电源线，形成于第一布线层，并在俯视时向第一方向延伸；第二电源线，形成于上述第一布线层，并向上述第一方向延伸；第三电源线，形成于第二布线层，在俯视时向与上述第一方向不同的第二方向延伸，并与上述第一电源线连接，上述第二布线层是上述第一布线层的上一层的布线层；第四电源线，形成于上述第二布线层，向上述第二方向延伸，并与上述第二电源线连接；第五电源线，形成于上述第一布线层；以及第一电源开关电路，具有设置在上述第一电源线与上述第五电源线之间的晶体管，上述晶体管位于在俯视时与上述第三电源线和上述第四电源线的至少任意一个重叠的位置，上述第一电源开关电路具有：第一布线，形成于上述第二布线层，与上述晶体管的源极区域以及上述第五电源线电连接，向上述第二方向延伸，在上述晶体管上且在俯视时不与上述第三电源线以及上述第四电源线重叠；以及第二布线，形成于上述第二布
线层，与上述晶体管的漏极区域以及上述第三电源线电连接，向上述第二方向延伸，在上述晶体管上且在俯视时不与上述第三电源线以及上述第四电源线重叠。
[0012]根据公开的技术，在使用接近半导体基板的金属布线层形成第一电源线的情况下，能够避免第一电源线与电源开关电路内的布线的冲突。
附图说明
[0013]图1是表示第一实施方式中的半导体装置的布局的一个例子的图。
[0014]图2是表示图1的电源开关电路的一个例子的框图。
[0015]图3是表示图2的电源开关电路的电源布线的布局的一个例子的图。
[0016]图4是表示从图3的布局除去M1层的布线和M0、M1层间的导通孔后的布局的图。
[0017]图5是表示图3以及图4的p沟道晶体管的结构的一个例子的立体图。
[0018]图6是表示沿着图3的Y1－Y1
’
线的剖面的图。
[0019]图7是表示第二实施方式中的半导体装置的电源开关电路的电源布线的布局的一个例子的图。
[0020]图8是表示第三实施方式中的半导体装置的电源开关电路的电源布线的布局的一个例子的图。
[0021]图9是表示第四实施方式中的半导体装置的电源开关电路的电源布线的布局的一个例子的图。
[0022]图10是表示第五实施方式中的半导体装置的布局的一个例子的图。
[0023]图11是表示第六实施方式中的半导体装置的布局的一个例子的图。
[0024]图12是表示图11的电源开关电路PSW2的电源布线的布局的一个例子的图。
[0025]附图标记说明
[0026]100、102、104
…
半导体装置，D
…
漏极区域，ECAP
…
端盖，G
…
栅极电极，H1
…
间隔，PA
…
周边区域，PCNT
…
电源控制信号，PCNT1
…
电源开关控制电路，PD
…
功率域，PSW1、PSW2
…
电源开关电路，PT
…
p沟道晶体管，S
…
源极区域，SCA
…
标准单元区域，SIG
…
信号线，VDD
…
电源线，VSS
…
电源线(接地线)，VVDD
…
虚拟电源线，W1
…
间隔。
具体实施方式
[0027]以下，使用附图对实施方式进行说明。
[0028](第一实施方式)
[0029]图1示出第一实施方式中的半导体装置的布局的一个例子。图1所示的半导体装置100例如具有至少一个功率域PD。在功率域PD内设置有配置未图示的多个标准单元的标准单元区域SCA。虽然并不特别限定，但搭载于半导体装置100的晶体管是finFET。finFET在图5中进行说明。标准单元区域SCA是能够配置逻辑电路的第一区域的一个例子。
[0030]在标准单元区域SCA的周围配置有以阴影的图案示出的端盖ECAP。端盖ECAP具有未图示的虚设栅极电极或者虚设晶体管。另外，在标准单元区域SCA，在图1的纵向亦即Y方向隔开间隔H1交替地配置有向图1的横向亦即X方向延伸的虚拟电源线VVDD01b和接地线VSS01c。X方向是第一方向的一个例子，Y方向是X方向的交叉方向亦即第二方向的一个例子。
[0031]并且，在标准单元区域SCA，在X方向隔开间隔W1交替地配置有向Y方向延伸的虚拟电源线VVDD11b和接地线VSS11c。在图1中，以实线示出虚拟电源线VVDD01b、11b，并以虚线示出接地线VSS01c、11c。
[0032]例如，使用最接近半导体基板的金属布线层亦即M0层形成向X方向延伸的虚拟电源线VVDD01b以及接地线VSS01c。使用设置于M0层的正上的金属布线层亦即M1层形成向Y方向延伸的虚拟电源线VVDD11b以及接地线VSS11c。M0层是第一布线层的一个例子，M1层是第二布线层的一个例子。虚拟电源线VVDD01b是第一电源线的一个例子，接地线VSS01c是第二电源线的一个例子。虚拟电源线VVDD11b是第三电源线的一个例子，接地线VSS11c是第四电源线的一个例子本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具有：第一电源线，形成于第一布线层，并在俯视时向第一方向延伸；第二电源线，形成于上述第一布线层，并向上述第一方向延伸；第三电源线，形成于第二布线层，在俯视时向与上述第一方向不同的第二方向延伸，并与上述第一电源线连接，上述第二布线层是上述第一布线层的上一层的布线层；第四电源线，形成于上述第二布线层，向上述第二方向延伸，并与上述第二电源线连接；第五电源线，形成于上述第一布线层；以及第一电源开关电路，具有设置在上述第一电源线与上述第五电源线之间的晶体管，上述晶体管位于在俯视时与上述第三电源线和上述第四电源线的至少任意一个重叠的位置，上述第一电源开关电路具有：第一布线，形成于上述第二布线层，与上述晶体管的源极区域以及上述第五电源线电连接，向上述第二方向延伸，在上述晶体管上且在俯视时不与上述第三电源线以及上述第四电源线重叠；以及第二布线，形成于上述第二布线层，与上述晶体管的漏极区域以及上述第三电源线电连接，向上述第二方向延伸，在上述晶体管上且在俯视时不与上述第三电源线以及上述第四电源线重叠。2.根据权利要求1所述的半导体装置，其中，上述第一电源开关电路具有第三布线，该第三布线在上述晶体管上向上述第一方向延伸，并与上述漏极区域以及上述第二布线电连接，在上述晶体管上，上述第三电源线与上述第三布线经由导通孔连接。3.根据权利要求1或...

【专利技术属性】
技术研发人员：武野纮宜，冈本淳，日野寿雄，
申请(专利权)人：株式会社索思未来，
类型：发明
国别省市：