半导体器件制造技术

一种半导体器件，包括：第一源极/漏极；第二源极/漏极，在水平方向上与所述第一源极/漏极隔离以不直接接触；沟道，在所述第一源极/漏极与所述第二源极/漏极之间延伸；栅极，围绕所述沟道；上内间隔物，在所述栅极与所述第一源极/漏极之间并且在所述沟道上方；以及下内间隔物，在所述栅极与所述第一源极/漏极之间并且在所述沟道下方，其中，所述沟道包括：基部，在所述第一源极/漏极与所述第二源极/漏极之间延伸；上突出部，从所述基部的顶表面向上突出；以及下突出部，从所述基部的底表面向下突出，并且所述上突出部的顶端与所述下突出部的底端隔离以不直接接触所沿的方向相对于竖直方向倾斜。方向倾斜。方向倾斜。

semiconductor device

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请基于2021年1月27日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0011700并且要求其优先权，其公开内容通过引用整体并入本文。


[0003]本专利技术构思涉及半导体器件。更具体地，本专利技术构思涉及纳米片场效应晶体管。

技术介绍

[0004]为了提高半导体器件的集成度，需要减小晶体管的尺寸。然而，晶体管的这种尺寸减小引起了短沟道效应。

技术实现思路

[0005]本专利技术构思提供了其中减少短沟道效应的纳米片场效应晶体管，该纳米片场效应晶体管与减轻短沟道效应有关，例如，其中栅极与沟道的三个表面接触和/或其中栅极围绕沟道的四个表面的鳍型场效应晶体管(FinFET)。
[0006]根据本专利技术构思的一些示例实施例，一种半导体器件可以包括：第一源极/漏极；第二源极/漏极，在水平方向上与所述第一源极/漏极隔离以不直接接触；沟道，在所述第一源极/漏极与所述第二源极/漏极之间延伸；栅极，围绕所述沟道；上内间隔物，在所述栅极与所述第一源极/漏极之间并且在所述沟道上方；以及下内间隔物，在所述栅极与所述第一源极/漏极之间并且在所述沟道下方，其中，所述沟道包括：基部，在所述第一源极/漏极与所述第二源极/漏极之间延伸；上突出部，从所述基部的顶表面向上突出；以及下突出部，从所述基部的底表面向下突出，并且所述上突出部的顶端与所述下突出部的底端隔离以不直接接触所沿的方向相对于与所述水平方向垂直的竖直方向倾斜。
[0007]根据本专利技术构思的一些示例实施例，一种半导体器件可以包括：第一源极/漏极；第二源极/漏极，在水平方向上与所述第一源极/漏极隔离以不直接接触；沟道，在所述第一源极/漏极与所述第二源极/漏极之间延伸；栅极，围绕所述沟道；第一上内间隔物，在所述栅极与所述第一源极/漏极之间并且在所述沟道上方；第二上内间隔物，在所述栅极与所述第二源极/漏极之间并且在所述沟道上方；第一下内间隔物，在所述栅极与所述第一源极/漏极之间并且在所述沟道下方；以及第二下内间隔物，在所述栅极与所述第二源极/漏极之间并且在所述沟道下方，其中，所述沟道包括：基部，在所述第一源极/漏极与所述第二源极/漏极之间延伸；第一上突出部和第二上突出部，均从所述基部的顶表面向上突出；以及第一下突出部和第二下突出部，均从所述基部的底表面向下突出，并且所述第一上突出部的顶端与所述第二上突出部的顶端之间在所述水平方向上的距离小于所述第一下突出部的底端与所述第二下突出部的底端之间在所述水平方向上的距离。
[0008]根据本专利技术构思的一些示例实施例，一种半导体器件可以包括：第一源极/漏极；第二源极/漏极，在水平方向上与所述第一源极/漏极隔离以不直接接触；下沟道，在所述第
一源极/漏极与所述第二源极/漏极之间延伸；上沟道，在所述第一源极/漏极与所述第二源极/漏极之间延伸并且在竖直方向上与所述下沟道隔离以不直接接触；栅极，围绕所述下沟道和所述上沟道；第一内间隔物，在所述栅极与所述第一源极/漏极之间以及在所述下沟道与所述上沟道之间；以及第二内间隔物，在所述栅极与所述第二源极/漏极之间以及在所述下沟道与所述上沟道之间，其中，所述下沟道包括：下基部，在所述第一源极/漏极与所述第二源极/漏极之间延伸；上突出部，从所述下基部的顶表面向上突出；以及第一下突出部，从所述下基部的底表面向下突出，并且所述上突出部的顶端与所述第一下突出部的底端隔离以不直接接触所沿的方向相对于竖直方向倾斜。
[0009]所述上突出部的顶端与所述第一下突出部的底端隔开所沿的方向可以相对于所述竖直方向倾斜。
附图说明
[0010]根据以下结合附图的具体实施方式，将更清楚地理解本专利技术构思的示例实施例，在附图中：
[0011]图1A是根据本专利技术构思的一些示例实施例的半导体器件的平面图；
[0012]图1B是沿图1A的线B
‑
B
′
截取的根据本专利技术构思的一些示例实施例的半导体器件的截面图；
[0013]图1C是沿图1A的线C
‑
C
′
截取的根据本专利技术构思的一些示例实施例的半导体器件的截面图；
[0014]图1D、图1E和图1F均是图1B的区域MG1的放大视图；
[0015]图2A是根据本专利技术构思的一些示例实施例的半导体器件的截面图；
[0016]图2B是图2A的区域MG2的放大视图；以及
[0017]图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I、图3J和图3K是用于描述根据本专利技术构思的一些示例实施例的制造半导体器件的方法的截面图。
具体实施方式
[0018]在下文中，将详细描述示例实施例，以便相关领域的普通技术人员容易实现。然而，本公开可以以许多不同的形式来具体实现，而不应被解释为受限于本文所阐述的示例实施例。
[0019]在附图中，为了清楚起见，放大了层、膜、板、区域等的厚度。
[0020]将理解，当提及诸如层、膜、区域或衬底之类的要素“在另一要素上”时，该要素可以直接在该另一要素上，或者也可以存在中间要素。相反，当提及一个要素“直接在另一要素上”时，不存在中间要素。还将理解，当提及一个要素“在另一要素上”时，该要素可以在该另一要素上方或下方或附近(例如，水平地靠近)。
[0021]将理解的是，可以被称为相对于其他要素和/或其性质(例如，结构、表面、方向等)“垂直”、“平行”、“共面”等的要素和/或其性质(例如，结构、表面、方向等)可以是分别相对于该其他要素和/或其性质“垂直”、“平行”、“共面”等，或者可以是“基本上垂直”、“基本上平行”、“基本上共面”。
[0022]相对于其他要素和/或其性质“基本上垂直”的要素和/或其性质(例如，结构、表
面、方向等)将被理解为：在制造公差和/或材料公差之内相对于其他要素和/或其性质“垂直”，和/或相对于其他要素和/或其性质的量值和/或角度与“垂直”的偏差等于或小于10％(例如，
±
10％的公差)等。
[0023]相对于其他要素和/或其性质“基本上平行”的要素和/或其性质(例如，结构、表面、方向等)将被理解为：在制造公差和/或材料公差之内相对于其他要素和/或其性质“平行”，和/或相对于其他要素和/或其性质的量值和/或角度与“平行”的偏差等于或小于10％(例如，
±
10％的公差)等。
[0024]相对于其他要素和/或其性质“基本上共面”的要素和/或其性质(例如，结构、表面、方向等)将被理解为：在制造公差和/或材料公差之内相对于其他要素和/或其性质“共面”，和/或相对于其他要素和/或其性质的量值和/或角度与“共面”的偏差等于或小于10％(例如，
±
10％的公差)等。
[0025]将理解的是，要素和/或其性质可以在本文中被描述为与其他要素“相同”或“相等”，并且还将理解的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一源极/漏极；第二源极/漏极，在水平方向上与所述第一源极/漏极隔离以不直接接触；沟道，在所述第一源极/漏极与所述第二源极/漏极之间延伸；栅极，围绕所述沟道；上内间隔物，在所述栅极与所述第一源极/漏极之间并且在所述沟道上方；以及下内间隔物，在所述栅极与所述第一源极/漏极之间并且在所述沟道下方，其中，所述沟道包括：基部，在所述第一源极/漏极与所述第二源极/漏极之间延伸；上突出部，从所述基部的顶表面向上突出；以及下突出部，从所述基部的底表面向下突出，并且其中，所述上突出部的顶端与所述下突出部的底端隔离以不直接接触所沿的方向相对于与所述水平方向垂直的竖直方向倾斜。2.根据权利要求1所述的半导体器件，其中，所述上突出部接触所述上内间隔物和所述栅极，并且所述下突出部接触所述下内间隔物和所述栅极。3.根据权利要求1所述的半导体器件，其中，所述上内间隔物包括接触所述栅极的第一内表面和与所述第一内表面相对的第一外表面，所述第一外表面在所述竖直方向上的长度大于所述第一内表面在所述竖直方向上的长度，所述下内间隔物包括接触所述栅极的第二内表面和与所述第二内表面相对的第二外表面，并且所述第二外表面在所述竖直方向上的长度大于所述第二内表面在所述竖直方向上的长度。4.根据权利要求1所述的半导体器件，其中，在平行于所述水平方向和所述竖直方向剖开所述半导体器件的截面图中，所述上突出部是三角形并且所述下突出部是倒三角形。5.根据权利要求1所述的半导体器件，其中，在平行于所述水平方向和所述竖直方向剖开所述半导体器件的截面图中，所述栅极包括所述沟道下方的下部和所述沟道上方的上部，并且所述栅极的所述上部在所述水平方向上的长度小于所述栅极的所述下部在所述水平方向上的长度。6.根据权利要求1所述的半导体器件，其中，在平行于所述水平方向和所述竖直方向剖开所述半导体器件的截面图中，所述栅极包括所述沟道下方的下部和所述沟道上方的上部，并且所述栅极的所述上部的侧表面和所述栅极的所述下部的侧表面向内凹陷。7.根据权利要求1所述的半导体器件，其中，在平行于所述水平方向和所述竖直方向剖开所述半导体器件的截面图中，
所述栅极包括所述沟道下方的下部和所述沟道上方的上部，所述下内间隔物的顶表面具有随着越来越接近所述栅极的所述下部而在所述竖直方向上下降的形状，并且所述上内间隔物的底表面具有随着越来越接近所述栅极的所述上部而在所述竖直方向上升高的形状。8.根据权利要求1所述的半导体器件，其中，在平行于所述水平方向和所述竖直方向剖开所述半导体器件的截面图中，所述栅极包括所述沟道下方的下部和所述沟道上方的上部，所述栅极的所述下部的顶表面的靠近所述下内间隔物的一部分具有随着越来越接近所述下内间隔物而在所述竖直方向上下降的形状，并且所述栅极的所述上部的底表面的靠近所述上内间隔物的一部分具有随着越来越接近所述上内间隔物而在所述竖直方向上升高的形状。9.根据权利要求1所述的半导体器件，其中，在平行于所述水平方向和所述竖直方向剖开所述半导体器件的截面图中，所述沟道与所述第一源极/漏极之间的边界在所述上内间隔物的底表面与所述下内间隔物的顶表面之间延伸。10.根据权利要求1所述的半导体器件，其中，所述第一源极/漏极的接触所述沟道的端部在所述上内间隔物与所述下内间隔物之间突出。11.一种半导体器件，包括：第一源极/漏极；第二源极/漏极，在水平方向上与所述第一源极/漏极隔离以不直接接触；沟道，...

【专利技术属性】
技术研发人员：郑秀真，姜明吉，梁正吉，朴俊范，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：