板级系统级封装方法及封装结构技术方案

一种板级系统级封装方法及封装结构，包括：通过键合层将电路板的第一表面键合在所述第一器件晶圆上，第一芯片位于键合区上方，键合层露出第一焊垫和第二焊垫，且第一焊垫与第二焊垫相对设置围成第一空隙；键合层中形成有位于键合区上方的空腔，且第一芯片位于空腔上方；通过电镀工艺在第一空隙中形成第一导电凸块，用于电连接第一焊垫和第二焊垫；形成第一导电凸块后，从第二表面一侧，对电路板中的切割区进行切割，形成贯穿电路板的切割槽。本发明专利技术提高板级系统级封装工艺的封装效率、以及与前段的芯片形成工艺的兼容性。前段的芯片形成工艺的兼容性。前段的芯片形成工艺的兼容性。

【技术实现步骤摘要】
板级系统级封装方法及封装结构


[0001]本专利技术实施例涉及半导体器件制造领域，尤其涉及一种板级系统级封装方法及封装结构。

技术介绍

[0002]系统级封装采用任何组合，将多个具有不同功能和采用不同工艺制备的有源元/器件、无源元/器件、MEMS器件、分立的KGD(Known Good Die)诸如光电芯片、生物芯片等，在三维(X方向、Y方向和Z方向)集成组装成为具有多层器件结构，并且可以提供多种功能的单个标准封装件，形成一个系统或者子系统。
[0003]倒装芯片(FC，Flip
‑
Chip)焊接为目前比较常用的一种系统级封装方法。该系统级封装的方法包括：提供PCB电路板，其中PCB电路板上形成有按一定要求排列的焊球(利用植球工艺形成)；在电路板上浸蘸助焊剂，然后将芯片倒装贴片在电路板上；利用回流焊工艺将芯片上的焊垫(pad)与电路板上的焊球进行焊接后电连接；之后，在芯片底部和电路板之间充填灌胶，以增加整个结构的机械强度。
[0004]但是，现有的系统级封装的方法，存在以下缺点：1、工艺复杂，造成封装效率低；2、需要将各个芯片依次焊接在焊球上，封装效率低；3、需要利用焊接工艺实现芯片与PCB板的电连接，无法与封装前段的工艺兼容；4、浸蘸助焊剂过程中稍有不慎施以较大压力时容易造成电路板压裂。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种板级系统级封装方法及封装结构，提高板级系统级封装工艺的封装效率、以及与前段的芯片形成工艺的兼容性。
[0006]为解决上述问题，本专利技术实施例提供一种板级系统级封装方法，包括：提供电路板，所述电路板具有相背的第一表面和第二表面，所述电路板包括切割区和键合区，在所述键合区中，所述电路板上形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板的第一表面；提供第一器件晶圆，作为载板，所述第一器件晶圆中形成有多个第一芯片，所述第一芯片的其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片的表面；通过键合层，将所述电路板的第一表面键合在所述第一器件晶圆上，所述第一芯片位于所述键合区上方，所述键合层露出所述第一焊垫和第二焊垫，且所述第一焊垫与第二焊垫相对设置围成第一空隙；所述键合层中形成有位于所述键合区上方的空腔，且所述第一芯片位于所述空腔上方；通过电镀工艺在所述第一空隙中形成第一导电凸块，用于电连接所述第一焊垫和第二焊垫；形成所述第一导电凸块后，从所述第二表面一侧，对所述电路板中的所述切割区进行切割，形成贯穿所述电路板的切割槽。
[0007]相应的，本专利技术实施例提供一种板级系统级封装结构，包括：电路板，所述电路板具有相背的第一表面和第二表面，所述电路板包括切割区和键合区，在所述键合区中，所述电路板上形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板的第一表面；第一器件晶
圆，作为载板，键合于所述电路板的第一表面上，所述第一器件晶圆中形成有多个第一芯片，所述第一芯片位于所述键合区上方，所述第一芯片的其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片的表面，且所述第一焊垫与第二焊垫相对围成第一空隙；键合层，位于所述第一器件晶圆的第一芯片和电路板的第一表面之间，且露出所述第一焊垫和第二焊垫，所述键合层中形成有位于所述键合区上方的空腔，且所述第一芯片位于所述空腔上方；电镀的第一导电凸块，位于所述第一空隙中，所述第一导电凸块电连接所述第一焊垫和第二焊垫；切割槽，位于所述切割区且贯穿所述电路板。
[0008]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0009]本专利技术实施例提供的板级系统级封装方法中，通过键合层，将电路板的第一表面101键合在第一器件晶圆50上，所述第一芯片位于所述键合区上方，所述键合层露出所述第一焊垫和第二焊垫，且所述第一焊垫与第二焊垫相对设置围成第一空隙；所述键合层中形成有位于所述键合区上方的空腔，且所述第一芯片位于所述空腔上方；通过电镀工艺在所述第一空隙中形成第一导电凸块，用于电连接所述第一焊垫和第二焊垫；形成所述第一导电凸块后，从所述第二表面一侧，对所述电路板中的所述切割区进行切割，形成贯穿所述电路板的切割槽。与利用焊接实现芯片与电路板电连接的方案相比，首先，本专利技术实施例利用电镀工艺实现第一器件晶圆与电路板的电连接，工艺流程简单、封装效率高；其次，本专利技术实施例能够在将第一器件晶圆与电路板键合在一起之后，通过电镀工艺形成用于使晶圆与电路板的电连接的导电凸块，相较于对每个芯片单独焊接以与电路板实现电连接的方案，实现了晶圆级的封装效果，极大地提高了封装效率；而且，电镀工艺与封装前段的工艺兼容性高，便于利用传统的芯片制造工艺或晶圆级封装工艺实现板级的系统级封装工艺；此外，所述第一芯片与电路板之间通过键合层实现物理连接，所述键合层避开所述第一焊垫和第二焊垫设置，所述键合层不仅实现了第一芯片与电路板之间的物理连接，而且，所述键合层中形成有空腔，空腔提供了第一芯片的工作腔，因此，有利于降低制备第一器件晶圆的工艺复杂度，提高晶圆的制造效率，而且，将空腔设置于键合层中，有利于减小封装结构的整体厚度，满足薄型化和小型化的要求；并且，键合层还用于定义第一导电凸块的形成位置，有利于防止电镀工艺中第一导电凸块横向外溢，方便进行电镀工艺的控制。
[0010]本专利技术实施例提供的板级系统级封装结构中，第一器件晶圆键合于所述电路板的第一表面上，所述第一器件晶圆中形成有多个第一芯片，所述第一芯片位于所述键合区上方，所述第一芯片的其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片的表面，且所述第一焊垫与第二焊垫相对围成第一空隙；键合层位于所述第一器件晶圆的第一芯片和电路板的第一表面之间，且露出所述第一焊垫和第二焊垫，所述键合层中形成有位于所述键合区上方的空腔，且所述第一芯片位于所述空腔上方；电镀的第一导电凸块位于所述第一空隙中，所述第一导电凸块电连接所述第一焊垫和第二焊垫；切割槽位于所述切割区且贯穿所述电路板。电镀的第一导电凸块相应采用电镀工艺形成，与利用焊接实现芯片与电路板电连接的方案相比，首先，形成本专利技术实施例所述板级系统级封装结构的工艺流程简单、封装效率高；其次，在形成本专利技术实施例所述板级系统级封装结构的封装工艺过程中，能够同时将第一器件晶圆与电路板键合在一起，然后通过电镀工艺形成用于使每一芯片与电路板的电连接的导电凸块，相较于对每个芯片单独焊接以与电路板实现电连接的方案，实现了晶圆级的封装效果，极大地提高了封装效率；而且，电镀工艺与封装前段的工
艺兼容性高，在所述板级系统级封装结构的封装工艺过程中，便于利用传统的芯片制造工艺或晶圆级封装工艺实现板级的系统级封装工艺；此外，所述第一芯片与电路板之间通过键合层实现物理连接，所述键合层避开所述第一焊垫和第二焊垫设置，所述键合层不仅实现了第一芯片与电路板之间的物理连接，而且，所述键合层中形成有空腔，空腔提供了第一芯片的工作腔，因此，有利于降低制备第一器件晶圆的工艺复杂度，提高晶圆的制造效率，而且，将空腔设置于键合层中，有利于减小封装结构的整体厚度，满足薄型化和小型化的要求；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种板级系统级封装方法，其特征在于，包括：提供电路板，所述电路板具有相背的第一表面和第二表面，所述电路板包括键合区和包围所述键合区的切割区，在所述键合区中，所述电路板上形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板的第一表面；提供第一器件晶圆，作为载板，所述第一器件晶圆中形成有多个第一芯片，所述第一芯片的其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片的表面；通过键合层，将所述电路板的第一表面键合在所述第一器件晶圆上，所述第一芯片位于所述键合区的位置处，所述键合层露出所述第一焊垫和第二焊垫，且所述第一焊垫与第二焊垫相对设置围成第一空隙；所述键合层中形成有位于所述键合区上方的空腔，且所述第一芯片位于所述空腔上方；通过电镀工艺在所述第一空隙中形成第一导电凸块，用于电连接所述第一焊垫和第二焊垫；形成所述第一导电凸块后，从所述第二表面一侧，对所述电路板中的所述切割区进行切割，形成贯穿所述电路板的切割槽。2.如权利要求1所述的板级系统级封装方法，其特征在于，所述键合层的材料包括可光刻键合材料、芯片粘结膜、玻璃、介质材料和聚合物材料中的一种或多种。3.如权利要求1所述的板级系统级封装方法，其特征在于，在所述电路板的第一表面或第一器件晶圆的表面上形成键合层后，通过所述键合层实现所述第一器件晶圆和电路板的键合，所述键合层位于键合区。4.如权利要求1所述的板级系统级封装方法，其特征在于，所述键合层的厚度为5μm至200μm，所述键合层至少覆盖所述第一芯片面积的10％。5.如权利要求1所述的板级系统级封装方法，其特征在于，相对的所述第一焊垫和第二焊垫包括正对部分和错开部分，所述正对部分的面积大于所述第一焊垫面积或所述第二焊垫面积的二分之一。6.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一空隙的高度为5μm至200μm。7.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一焊垫或所述第二焊垫暴露出的面积为5平方微米至200平方微米。8.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一导电凸块的横截面积大于10平方微米。9.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一焊垫、第二焊垫的材料包括铜、钛、铝、金、镍、铁、锡、银、锌和铬中的任意一种或多种；所述第一导电凸块的材料包括铜、钛、铝、金、镍、铁、锡、银、锌和铬中的任意一种或多种。10.如权利要求1至9中任一项所述的板级系统级封装方法，其特征在于，所述电镀工艺包括化学镀。11.如权利要求10所述的板级系统级封装方法，其特征在于，所述化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分
钟。或者，化学镍，其中化学镍的时间为30分钟至50分钟。12.如权利要求1所述的板级系统级封装方法，其特征在于，采用刀片切割或激光切割工艺工艺，对所述电路板中的所述切割区进行切割。13.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供电路板的步骤中，所述电路板还包括第三焊垫，所述第三焊垫位于所述键合区中的第二表面一侧且凹陷于所述第二表面；所述板级系统级封装方法还包括：通过电镀工艺在所述第三焊垫上形成第二导电凸块。14.如权利要求12所述的板级系统级封装方法，其特征在于，所述第一表面形成有第一有机介质层或第一无机介质层，所述第一焊垫埋设于所述第一有机介质层或第一无机介质层中；所述第二表面形成有第二有机介质层或第二无机介质层，所述第三焊垫埋设于所述第二有机介质层或第二无机介质层中。15.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供第一器件晶圆的步骤中，所述第一芯片具有相背的第三表面和第四表面，所述第二焊垫位于所述第三表面一侧且凹陷于所述第三表面，所述第一芯片还包括第四焊垫，所述第四焊垫位于所述第四表面一侧且凹陷于所述第四表面，所述第四焊垫和第二焊垫之间实现电连接；所述板级系统级封装方法还包括：提供第二器件晶圆，所述第二器件晶圆中形成有多个第二芯片，所述第二芯片的任一表面形成有第五焊垫，所述第五焊垫凹陷于所述第二芯片的表面；将所述第一器件晶圆与所述第二器件晶圆键合，所述第四焊垫和第五焊垫相对设置围成第三空隙；通过电镀工艺在所述第三空隙中形成第三导电凸块，所述第三导电凸块电连接所述第四焊垫和第五焊垫。16.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供电路板的步骤中，所述电路板表面还形成有多个第六焊垫，所述第六焊垫凹陷于所述电路板表面；提供所述第一器件晶圆的步骤中，所述第一器件晶圆中还形成有与第一芯片相间隔的互连芯片，所述互连芯片中形成有导电结构，所...

【专利技术属性】
技术研发人员：黄河，向阳辉，刘孟彬，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：