一种晶圆级封装方法技术

本发明专利技术公开了一种晶圆级封装方法，包括：提供电转接板，所述电转接板的上表面具有裸露的第一焊垫；通过电镀工艺在所述第一焊垫上形成导电凸块；形成所述导电凸块后，提供至少一个芯片，所述芯片的下表面具有第二焊垫；在所述芯片的下表面或所述电转接板的上表面形成粘合层；并在所述粘合层中形成开口；通过所述粘合层将所述芯片键合在所述电转接板上，所述芯片遮盖所述开口形成空腔，所述空腔作为所述芯片的工作腔；并使所述芯片的第一焊垫与所述导电凸块电连接；所述芯片的第二焊垫通过所述电转接板实现重新布局。电转接板实现重新布局。电转接板实现重新布局。

【技术实现步骤摘要】
一种晶圆级封装方法


[0001]本专利技术涉及半导体器件制造领域，尤其涉及一种晶圆级封装方法。

技术介绍

[0002]目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
[0003]Interposer中的Silicon Interposer是用硅片做的类似电路板的器件，但其线宽、节点间距等都比电路板小。不同功能的芯片，比如CPU、DRAM等可以连到同一siliconinterposer上面，通过SiliconInterposer完成很多运算和数据交流，这样做比较省电，增加带宽。类似于PCB，SiliconInterposer一般都有灌铜的通孔(硅通孔)，不同芯片之间联合运算的结果，通过硅通孔传到与之连接的package substrate上，package substrate连接电路板。所以SiliconInterposer和package substrate相当于连接多个芯片和同一电路板之间的桥梁。SiliconInterposer的硅通孔制作，传统工艺复杂，硅孔的直径受到限制，通常控制在30微米以内；如果将硅孔做得比较大，硅孔内填充的金属在后期使用时受热膨胀，导致硅孔或绝缘层破裂。因此，只能将硅孔做得较小；但小硅孔内的绝缘物质沉积、阻挡层/种子层沉积、以及填充金属又会变得很困难，因此，工艺控制比较难，良率也比较低，另外电路板上纵向堆叠多层结构，不利于封装的小型化。
[0004]因此，期待一种新的晶圆级封装结构及其制造方法。可以提高良率，满足小型化的要求。

技术实现思路

[0005]本专利技术的目的在于提供一种晶圆级封装方法，能够解决良率低，纵向多层堆叠的问题。
[0006]为了实现解决上述技术问题，本专利技术提供一种晶圆级封装方法，包括：
[0007]提供电转接板，所述电转接板的上表面具有裸露的第一焊垫；
[0008]通过电镀工艺在所述第一焊垫上形成导电凸块；
[0009]形成所述导电凸块后，提供至少一个芯片，所述芯片的下表面具有第二焊垫；
[0010]在所述芯片的下表面或所述电转接板的上表面形成粘合层；并在所述粘合层中形成开口；
[0011]通过所述粘合层将所述芯片键合在所述电转接板上，所述芯片遮盖所述开口形成空腔，所述空腔作为所述芯片的工作腔；并使所述芯片的第一焊垫与所述导电凸块电连接。
[0012]本专利技术的有益效果在于：
[0013]通过电转接板将不同的芯片与电路板进行电连接，通过电镀工艺在芯片与电转接板之间形成导电凸块，解决了纵向多层堆叠的问题，利于封装的小型化。
[0014]进一步地，通过干膜键合芯片和电转接板，一方面干膜是可光刻材料，可以通过半导体工艺形成所需的图案样式，工艺简单且与半导体工艺兼容，可批量化生产。而且干膜的弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，减小芯片与器件晶圆的结合应力。光刻干膜时，可以在预形成导电凸块的区域外周保留围墙结构的干膜，这样在形成导电凸块时，由于干膜的阻挡，可以形成预期形状的导电凸块，防止导电凸块横向外溢。当芯片的下方需要形成空腔时，通过在粘合层中形成空腔，可以节省工艺步骤(否则需要在制造芯片时形成空腔)。
[0015]进一步地，形成粘合层时，其投影以芯片的中心为中心，覆盖面积大于芯片面积的10％，优选覆盖芯片的全部下表面(除第二焊垫所在的区域)，这样，在后续工艺形成塑封层时，保证芯片下方没有空隙，提高结合强度，提高成品率。
[0016]进一步地，通过将多个芯片先键合在电转接板上，对多个芯片实现了预对准，因此多个芯片与导电凸块可以同时进行热压键合，相较于将每个芯片和导电凸块依次键合大幅度提高了制造效率。进一步地，第二焊垫与导电凸块在垂直于电转接板表面方向上重叠区域的面积大于第二焊垫面积的一半，以提高两者的结合强度。
[0017]进一步地，电转接板可以为介质层，焊球位于介质层的下表面，介质层的下方也可以包括基底，基底中形成有硅通孔结构，焊球位于基底的下表面。可以根据实际情况在不同的工艺阶段形成硅通孔结构。
附图说明
[0018]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1至图9示出了根据本专利技术实施例1的一种晶圆级封装方法中不同步骤中对应的结构示意图。
[0020]图10至图13示出了根据本专利技术实施例2的一种晶圆级封装方法中不同步骤中对应的结构示意图。
[0021]附图标记说明：
[0022]10
‑
基底；11
‑
硅通孔结构；200
‑
介质材料层；201
‑
第一介质材料；202
‑
第二介质材料；203
‑
第三介质材料；21
‑
互连垫；210
‑
互连线；22
‑
导电插塞；23
‑
第一焊垫；24
‑
导电凸块；30
‑
芯片；31
‑
第二焊垫；32
‑
粘合层；33
‑
开口；40
‑
塑封层；50
‑
焊球；60
‑
封盖基板。
具体实施方式
[0023]以下结合附图和具体实施例对本专利技术进一步详细说明。根据下面的说明和附图，本专利技术的优点和特征将更清楚，然而，需说明的是，本专利技术技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0024]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或
者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0025]空间关系术语例如“在...下”、“在...下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆级封装方法，其特征在于，包括：提供电转接板，所述电转接板的上表面具有裸露的第一焊垫；通过电镀工艺在所述第一焊垫上形成导电凸块；形成所述导电凸块后，提供至少一个芯片，所述芯片的下表面具有第二焊垫；在所述芯片的下表面或所述电转接板的上表面形成粘合层；并在所述粘合层中形成开口；通过所述粘合层将所述芯片键合在所述电转接板上，所述芯片遮盖所述开口形成空腔，所述空腔作为所述芯片的工作腔；并使所述芯片的第一焊垫与所述导电凸块电连接。2.根据权利要求1所述的晶圆级封装方法，其特征在于，将所述芯片键合在所述电转接板上的方法包括：在所述芯片的下表面或者所述电转接板的上表面形成可光刻的键合材料，所述可光刻的键合材料避开所述第二焊垫和所述导电凸块所在的区域；图形化所述可光刻的键合材料形成所述开口，所述开口的深度等于或小于所述可光刻的键合材料的厚度；通过所述可光刻的键合材料将所述芯片键合在所述电转接板上。3.根据权利要求2所述的晶圆级封装方法，其特征在于，所述可光刻的键合材料包括：膜状干膜或液态干膜。4.根据权利要求1所述的晶圆级封装方法，其特征在于，所述电镀工艺包括：化学镀钯浸金，其中化学镍的时间为30
‑
50分钟，化学金的时间为4
‑
40分钟，化学钯的时间为7
‑
32分钟；或，所述电镀工艺包括化学镍金，其中化学镍的时间为30
‑
50分钟，化学金的时间为4
‑
40分钟。5.根据权利要求1所述的晶圆级封装方法，其特征在于，所述第一焊垫或所述第二焊垫的面积为5
‑
200平方微米；和/或，所述导电凸块的横截面积大于10平方微米。6.根据权利要求1所述的晶圆级封装方法，其特征在于，所述第二焊垫和所述导电凸块的材料为金属，通过热压键合工艺将所述第二焊垫与所述导电凸块电连接。7.根据权利要求6所述的晶圆级封装方法，其特征在于，每个所述第二焊垫与每个所述导电凸块逐一进行热压键合；或者多个所述第二焊垫与多个所述导电凸块同时进行热压键合。8.根据权利要求1所述的晶圆级封装方法，其特征在于，所述第二焊垫与所述导电凸块的材料组合包括金
‑
金、铜
‑
铜、铜
‑
锡或金
‑
锡。9.根据权利要求1所述的晶圆级封装方法，其特征在于，形成的所述粘合层的厚度为5
‑
...

【专利技术属性】
技术研发人员：黄河，刘孟彬，向阳辉，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：