半导体结构的制作方法及半导体结构技术

本发明专利技术实施例提供一种半导体结构的制作方法及半导体结构，制作方法包括：提供衬底，衬底具有外围区和阵列区；在衬底上形成绝缘层；在绝缘层上形成具有第一掩膜图案的第一掩膜层；以第一掩膜层为掩膜刻蚀绝缘层，以在阵列区形成贯穿绝缘层的接触孔；形成第一电极层，第一电极层至少覆盖阵列区的第一掩膜层表面和接触孔表面；形成具有第二掩膜图案的第二掩膜层，第二掩膜层位于第一电极层上，且第一掩膜图案的图形和第二掩膜图案的图形互补；以第二掩膜层为掩膜，刻蚀第一电极层和第一掩膜层，直至露出阵列区的绝缘层，剩余第一电极层作为下电极层。本发明专利技术实施例有利于提高半导体结构的电学性能。结构的电学性能。结构的电学性能。

Manufacturing method of semiconductor structure and semiconductor structure

【技术实现步骤摘要】
半导体结构的制作方法及半导体结构


[0001]本专利技术实施例涉及半导体领域，特别涉及一种半导体结构的制作方法及半导体结构。

技术介绍

[0002]半导体结构中的存储器是用来存储程序和各种数据信息的记忆部件，按存储器的使用类型可分为只读存储器和随机存取存储器。存储器通常包括电容以及与电容连接的晶体管，电容用来存储代表存储信息的电荷，晶体管是控制电容的电荷流入和释放的开关。
[0003]随着存储器工艺节点的不断缩小，相邻电容之间的距离逐渐缩短，为提高电容的电容量以提高半导体结构的电学性能，对电容和半导体结构的尺寸精度以及制作工艺提出了更高的要求，如何解决这个问题已成为存储器工艺优化的重要方向。

技术实现思路

[0004]本专利技术实施例解决的技术问题为提供一种半导体结构的制作方法及半导体结构，有利于在保证半导体结构的较好的良率的同时，提高半导体结构的电学性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的制作方法，包括：提供衬底，所述衬底具有外围区和阵列区；在所述衬底上形成绝缘层，在垂直于所述衬底表面的方向上，所述外围区的所述绝缘层厚度小于所述阵列区的所述绝缘层厚度；在所述绝缘层上形成具有第一掩膜图案的第一掩膜层；以所述第一掩膜层为掩膜刻蚀所述绝缘层，以在所述阵列区形成贯穿所述绝缘层的接触孔；形成第一电极层，所述第一电极层至少覆盖所述阵列区的所述第一掩膜层表面和所述接触孔表面；形成具有第二掩膜图案的第二掩膜层，所述第二掩膜层位于所述第一电极层上，且所述第一掩膜图案的图形和所述第二掩膜图案的图形互补；以所述第二掩膜层为掩膜，刻蚀所述第一电极层和所述第一掩膜层，直至露出所述阵列区的所述绝缘层，剩余所述第一电极层作为下电极层。
[0006]另外，形成所述第一掩膜图案和所述第二掩膜图案采用的光掩模版相同。
[0007]另外，形成所述接触孔之后，在以所述第二掩膜层为掩膜刻蚀所述第一电极层和所述第一掩膜层之前，在垂直于所述衬底表面的方向上，所述外围区的所述第一掩膜层的厚度大于所述阵列区的所述第一掩膜层的厚度。
[0008]另外，形成所述具有第一掩膜图案的第一掩膜层的工艺步骤包括：在所述绝缘层上形成初始第一掩膜层；在所述初始第一掩膜层上形成具有所述第一掩膜图案的第一光刻胶层；以所述第一光刻胶层为掩膜刻蚀所述初始第一掩膜层，以形成所述第一掩膜层。
[0009]另外，以所述第一掩膜层为掩膜刻蚀所述绝缘层的工艺步骤还包括：保留所述第一掩膜层上的所述第一光刻胶层，以所述第一光刻胶层和所述第一掩膜层为掩膜刻蚀所述绝缘层；在形成所述第一电极层之前，去除所述第一光刻胶层。
[0010]另外，所述第一电极层还覆盖所述外围区的所述第一掩膜层表面；以所述第二掩膜层为掩膜刻蚀所述第一电极层的工艺步骤中，还包括去除位于所述外围区的所述第一掩
膜层上的所述第一电极层。
[0011]另外，形成所述具有第二掩膜图案的第二掩膜层的工艺步骤包括：形成初始第二掩膜层，所述初始第二掩膜层覆盖所述第一电极层表面，且所述初始第二掩膜层顶表面高于所述第一电极层最高表面；图形化所述初始第二掩膜层，以形成所述第二掩膜层。
[0012]另外，所述第二掩膜层的材料包括光刻胶或者包含Si
‑
H键、Si
‑
N键及N
‑
H键的电介质。
[0013]另外，用于形成所述第二掩膜层的光刻胶和用于形成所述第一光刻胶层的光刻胶性质不同。
[0014]另外，形成所述绝缘层的工艺步骤包括：在所述衬底上形成基础绝缘层，在垂直于所述衬底表面的方向上，所述外围区的基础绝缘层厚度等于所述阵列区的所述基础绝缘层厚度；图形化所述基础绝缘层，以形成所述绝缘层。
[0015]另外，以所述第二掩膜层为掩膜刻蚀所述第一电极层和所述第一掩膜层之后，剩余的所述第一掩膜层仅位于所述外围区的所述绝缘层上；去除所述第二掩膜层；以剩余的所述第一掩膜层和所述下电极层为掩膜，去除所述阵列区的部分所述绝缘层；去除剩余的所述第一掩膜层。
[0016]另外，所述第一掩膜层的材料与所述第一电极层的材料相同。
[0017]相应地，本专利技术实施例还提供一种半导体结构，其特征在于，包括：衬底，所述衬底具有外围区和阵列区；绝缘层，所述绝缘层至少位于所述外围区的所述衬底上；下电极层，所述下电极层位于所述阵列区，所述下电极层的底部和侧壁围成通孔，所述下电极层的底部与所述衬底相抵接，所述下电极层远离所述通孔的侧壁与所述绝缘层相抵接，且所述下电极层远离所述衬底的顶面高于所述绝缘层远离所述衬底的最高顶面。
[0018]另外，所述绝缘层还位于所述阵列区的所述衬底上，所述阵列区的所述绝缘层位于相邻所述下电极层之间，在垂直于所述衬底表面的方向上，所述外围区的所述绝缘层厚度小于所述阵列区的所述绝缘层厚度。
[0019]另外，所述下电极层远离所述衬底的顶面与所述绝缘层远离所述衬底的最高顶面之间的高度差为10nm～20nm。
[0020]与现有技术相比，本专利技术实施例提供的技术方案具有以下优点：
[0021]上述技术方案中，在垂直于衬底表面的方向上，使得外围区的绝缘层厚度小于阵列区的绝缘层厚度，后续在绝缘层上形成第一掩膜层，则形成接触孔时，有利于减小刻蚀工艺对外围区的第一掩膜层的刻蚀量，使得该刻蚀工艺结束后，剩余的外围区的第一掩膜层具有合适的厚度，则后续以外围区的第一掩膜层为掩膜，去除阵列区的绝缘层的同时，不会损伤外围区的绝缘层。此外，以第二掩膜层为掩膜，刻蚀部分第一电极层和部分第一掩膜层，以形成下电极层时，一方面，位于第一掩膜层侧壁的第一电极层也属于下电极层的一部分，则在垂直于衬底表面的方向上，有利于提高下电极层的高度，从而有利于提高后续形成的电容的电容量，以提高半导体结构的电学性能；另一方面，刻蚀工艺对第一电极层产生的挤压作用较小，有利于避免第一电极层因受力过大而坍塌，从而有利于保证形成的下电极层较高的尺寸精度。
[0022]另外，形成接触孔之后，在以第二掩膜层为掩膜刻蚀第一电极层和第一掩膜层之前，在垂直于衬底表面的方向上，外围区的第一掩膜层的厚度大于阵列区的第一掩膜层的
厚度，后续去除阵列区的绝缘层上的第一掩膜层以形成下电极层时，有利于保证外围区剩余的第一掩膜层具有合适的厚度，以便于后续作为掩膜，刻蚀阵列区的绝缘层时，不会损伤外围区的绝缘层。
附图说明
[0023]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
[0024]图1至图12为本专利技术第一实施例提供的一种半导体结构的制作方法各步骤对应的剖面结构示意图。
具体实施方式
[0025]由
技术介绍
可知，现有技术中半导体结构的良率有待提高，半导体结构的电学性能有待提高。
[0026]经分析发现，在图形化绝缘层以形成电容孔时，由于刻蚀工艺的刻蚀负载效应，刻蚀工艺容易对绝缘层过刻蚀，不利于保证形成的电容孔具有较高的尺寸本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：提供衬底，所述衬底具有外围区和阵列区；在所述衬底上形成绝缘层，在垂直于所述衬底表面的方向上，所述外围区的所述绝缘层厚度小于所述阵列区的所述绝缘层厚度；在所述绝缘层上形成具有第一掩膜图案的第一掩膜层；以所述第一掩膜层为掩膜刻蚀所述绝缘层，以在所述阵列区形成贯穿所述绝缘层的接触孔；形成第一电极层，所述第一电极层至少覆盖所述阵列区的所述第一掩膜层表面和所述接触孔表面；形成具有第二掩膜图案的第二掩膜层，所述第二掩膜层位于所述第一电极层上，且所述第一掩膜图案的图形和所述第二掩膜图案的图形互补；以所述第二掩膜层为掩膜，刻蚀所述第一电极层和所述第一掩膜层，直至露出所述阵列区的所述绝缘层，剩余所述第一电极层作为下电极层。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述第一掩膜图案和所述第二掩膜图案采用的光掩模版相同。3.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述接触孔之后，在以所述第二掩膜层为掩膜刻蚀所述第一电极层和所述第一掩膜层之前，在垂直于所述衬底表面的方向上，所述外围区的所述第一掩膜层的厚度大于所述阵列区的所述第一掩膜层的厚度。4.根据权利要求2所述的半导体结构的制作方法，其特征在于，形成所述具有第一掩膜图案的第一掩膜层的工艺步骤包括：在所述绝缘层上形成初始第一掩膜层；在所述初始第一掩膜层上形成具有所述第一掩膜图案的第一光刻胶层；以所述第一光刻胶层为掩膜刻蚀所述初始第一掩膜层，以形成所述第一掩膜层。5.根据权利要求4所述的半导体结构的制作方法，其特征在于，以所述第一掩膜层为掩膜刻蚀所述绝缘层的工艺步骤还包括：保留所述第一掩膜层上的所述第一光刻胶层，以所述第一光刻胶层和所述第一掩膜层为掩膜刻蚀所述绝缘层；在形成所述第一电极层之前，去除所述第一光刻胶层。6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述第一电极层还覆盖所述外围区的所述第一掩膜层表面；以所述第二掩膜层为掩膜刻蚀所述第一电极层的工艺步骤中，还包括去除位于所述外围区的所述第一掩膜层上的所述第一电极层。7.根据权利要求6所述的半导体结构的制作方法，其特征在于，形成所述具有第二掩膜图案的第二掩膜层的工艺步骤包括：形成初始第二掩膜层，所述初...

【专利技术属性】
技术研发人员：夏军，宛强，徐朋辉，李森，占康澍，刘涛，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：