半导体结构及其形成方法技术

本申请提供半导体结构及其形成方法，所述半导体结构包括：第一晶圆，所述第一晶圆表面形成有若干第一介质层以及位于所述若干第一介质层之间的空气层；若干支撑结构，位于所述若干第一介质层和空气层中用于支撑所述若干第一介质层，所述支撑结构的底面低于第一层空气层的底面，高于第一层第一介质层的底面。本申请所述的半导体结构及其形成方法，在RF

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请涉及半导体
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]绝缘体上硅(Silicon
‑
on
‑
Insulator，SOI)是由
″
硅薄膜/绝缘层/硅衬底
″
三层构成。最上面的硅薄膜(简称硅膜)用来做CMOS等半导体器件，中间绝缘埋层(通常为二氧化硅，简称埋氧层、BOX层)用来隔离器件和硅衬底。
[0003]SOI器件比体硅器件具有寄生电容小、漏电低以及软错误发生几率低等特点，因此在半导体领域的应用越来越广泛。例如为了解决衬底噪声问题，同时降低衬底电感损耗，SOI技术被用来制造射频(RF)集成电路。然而，随着电路频率和精度的提升，目前的RF
‑
SOI也难以满足要求。
[0004]因此，有必要提供更有效、更可靠的技术方案。

技术实现思路

[0005]本申请提供一种半导体结构及其形成方法，可以提高RF
‑
SOI器件的线性度。
[0006]本申请的一个方面提供一种半导体结构的形成方法，包括：提供第一晶圆；在所述第一晶圆表面形成堆叠层，所述堆叠层包括若干交替堆叠的第一介质层和第二介质层，其中所述堆叠层的起始层和顶层都为第一介质层；在所述堆叠层中形成若干支撑结构，用于支撑所述第一介质层，所述支撑结构的底面低于第一层第二介质层的底面，高于第一层第一介质层的底面。
[0007]在本申请的一些实施例中，所述半导体结构的形成方法还包括：提供第二晶圆，所述第二晶圆包括第二衬底以及包围所述第二衬底的保护介质层；将所述第二晶圆与所述堆叠层的顶层键合；去除部分所述第二晶圆，形成绝缘体上硅结构。
[0008]在本申请的一些实施例中，所述第二衬底的材料包括单晶硅。
[0009]在本申请的一些实施例中，去除部分所述第二晶圆的方法包括：键合前在所述第二晶圆的第二衬底的设定深度处注入氢形成注入层；对所述第二衬底进行退火处理；键合时以距离所述注入层较近的一面作为键合界面进行键合；键合后沿所述注入层剥离高于所述注入层的部分第二晶圆。
[0010]在本申请的一些实施例中，所述半导体结构的形成方法还包括：去除有源区之外的第二衬底以及保护介质层；刻蚀有源区之外的部分堆叠层至去除部分起始层，形成沟槽；去除所述第二介质层形成空气层；填充所述沟槽以及支撑结构远离有源区一侧的空气层形成隔离结构。
[0011]在本申请的一些实施例中，填充所述沟槽以及支撑结构远离有源区一侧的空气层形成隔离结构的方法包括：在所述沟槽以及支撑结构远离有源区一侧的空气层沉积隔离材料层，所述隔离材料层高于所述第二衬底表面；去除高于所述第二衬底表面的隔离材料层。
[0012]在本申请的一些实施例中，去除高于所述第二衬底表面的隔离材料层的方法包括
化学机械研磨工艺和清洗工艺。
[0013]在本申请的一些实施例中，形成所述若干支撑结构的方法包括：刻蚀所述堆叠层至去除部分起始层，形成若干相互不连通的通孔；在所述若干通孔中以及所述堆叠层表面沉积支撑材料层；使用化学机械研磨工艺去除高于所述堆叠层顶层的支撑材料层。
[0014]在本申请的一些实施例中，所述第一晶圆包括第一衬底以及位于所述第一衬底表面的富陷阱层，所述堆叠层位于所述富陷阱层表面。
[0015]在本申请的一些实施例中，所述第一介质层的材料包括氧化硅，所述第二介质层的材料包括氮化硅。
[0016]在本申请的一些实施例中，所述堆叠层的堆叠层数为三层至九层。
[0017]在本申请的一些实施例中，所述支撑结构在所述堆叠层中呈阵列式分布。
[0018]本申请的另一个方面提供一种半导体结构，包括：第一晶圆，所述第一晶圆表面形成有若干第一介质层以及位于所述若干第一介质层之间的空气层；若干支撑结构，位于所述若干第一介质层和空气层中用于支撑所述若干第一介质层，所述支撑结构的底面低于第一层空气层的底面，高于第一层第一介质层的底面。
[0019]在本申请的一些实施例中，所述若干第一介质层上还形成有保护介质层和位于所述保护介质层上的第二衬底。
[0020]在本申请的一些实施例中，所述第二衬底的材料包括单晶硅。
[0021]在本申请的一些实施例中，所述若干第一介质层两侧还形成有隔离结构，所述支撑结构位于所述若干第一介质层和所述隔离结构之间。
[0022]在本申请的一些实施例中，所述第一晶圆包括第一衬底以及位于所述第一衬底表面的富陷阱层，所述若干第一介质层位于所述富陷阱层表面。
[0023]在本申请的一些实施例中，所述第一介质层的材料包括氧化硅。
[0024]在本申请的一些实施例中，所述若干第一介质层的堆叠层数为两层至五层。
[0025]在本申请的一些实施例中，所述支撑结构在所述若干第一介质层中呈阵列式分布。
[0026]本申请所述的半导体结构及其形成方法，在RF
‑
SOI器件的埋氧层中形成空气层，降低埋氧层的介电常数，从而降低硅薄膜和硅衬底之间的电容，可以提高RF
‑
SOI器件的线性度。
附图说明
[0027]以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的专利技术意图。应当理解，附图未按比例绘制。其中：
[0028]图1为一种半导体结构的示意图；
[0029]图2为一种半导体结构的电路示意图；
[0030]图3至图19为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
[0031]以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
[0032]下面结合实施例和附图对本专利技术技术方案进行详细说明。
[0033]图1为一种半导体结构的示意图。
[0034]参考图1所示，绝缘体上硅器件主要是由硅薄膜130、绝缘层120、硅衬底100三层构成。
[0035]其中，最上面的硅薄膜130用来做CMOS等半导体器件。例如参考图1所示，所述硅薄膜130中可以形成有源极140和漏极150，所述硅薄膜130表面可以形成有栅极160。
[0036]中间的绝缘层120(通常为二氧化硅，简称埋氧层、BOX层)用来隔离器件和硅衬底100。
[0037]硅衬底100的表面可以形成有富陷阱层110。所述富陷阱层110能够进行自由载流子的捕获，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供第一晶圆；在所述第一晶圆表面形成堆叠层，所述堆叠层包括若干交替堆叠的第一介质层和第二介质层，其中所述堆叠层的起始层和顶层都为第一介质层；在所述堆叠层中形成若干支撑结构，用于支撑所述第一介质层，所述支撑结构的底面低于第一层第二介质层的底面，高于第一层第一介质层的底面。2.如权利要求1所述半导体结构的形成方法，其特征在于，还包括：提供第二晶圆，所述第二晶圆包括第二衬底以及包围所述第二衬底的保护介质层；将所述第二晶圆与所述堆叠层的顶层键合；去除部分所述第二晶圆，形成绝缘体上硅结构。3.如权利要求2所述半导体结构的形成方法，其特征在于，所述第二衬底的材料包括单晶硅。4.如权利要求2所述半导体结构的形成方法，其特征在于，去除部分所述第二晶圆的方法包括：键合前在所述第二晶圆的第二衬底的设定深度处注入氢形成注入层；对所述第二衬底进行退火处理；键合时以距离所述注入层较近的一面作为键合界面进行键合；键合后沿所述注入层剥离高于所述注入层的部分第二晶圆。5.如权利要求2所述半导体结构的形成方法，其特征在于，还包括：去除有源区之外的第二衬底以及保护介质层；刻蚀有源区之外的部分堆叠层至去除部分起始层，形成沟槽；去除所述第二介质层形成空气层；填充所述沟槽以及支撑结构远离有源区一侧的空气层形成隔离结构。6.如权利要求5所述半导体结构的形成方法，其特征在于，填充所述沟槽以及支撑结构远离有源区一侧的空气层形成隔离结构的方法包括：在所述沟槽以及支撑结构远离有源区一侧的空气层沉积隔离材料层，所述隔离材料层高于所述第二衬底表面；去除高于所述第二衬底表面的隔离材料层。7.如权利要求6所述半导体结构的形成方法，其特征在于，去除高于所述第二衬底表面的隔离材料层的方法包括化学机械研磨工艺和清洗工艺。8.如权利要求1所述半导体结构的形成方法，其特征在于，形成所述若干支撑结构的方法包括：刻蚀所述堆叠层至去除部分起始层，形...

【专利技术属性】
技术研发人员：罗浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：