半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，包括电阻区；在基底中形成隔离结构；在电阻区的隔离结构之间的基底中形成绝缘层，绝缘层通过对基底进行氧化处理的方式形成；在绝缘层上形成电阻结构；在电阻结构侧部的基底上形成层间介质层，层间介质层露出电阻结构的顶部；沿电阻结构的延伸方向，去除电阻结构和层间介质层交界处的部分电阻结构，形成由层间介质层和剩余的电阻结构围成的开口；在开口中形成电极；在电极顶部形成电连接电极的导电插塞。隔离结构之间的区域为有源区，在形成隔离结构时进行平坦化的过程中，对有源区造成过研磨的概率较低，则在有源区形成绝缘层，有效降低了绝缘层出现凹陷缺陷的概率。有效降低了绝缘层出现凹陷缺陷的概率。有效降低了绝缘层出现凹陷缺陷的概率。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]集成电路中通常包括有源器件和无源器件。有源器件包括MOS晶体管，而无源器件包括电阻。电阻是集成电路设计中不可或缺的元器件，在集成电路设计中，所述电阻可以是多晶硅电阻或者是金属电阻。
[0003]其中，半导体结构会使用多晶硅电阻结构。非掺杂的多晶硅具有较高的电阻率，目前一般通过对多晶硅电阻结构进行离子掺杂以改变所述多晶硅的电阻率，所述掺杂离子可以是N型离子，也可以是P型离子。此外，目前通常将所述多晶硅电阻形成于隔离结构上，在对所述电阻结构加以高电位时，为了避免击穿隔离结构，通常所述隔离结构也较厚。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底，包括电阻区；隔离结构，位于所述基底内；绝缘层，位于所述电阻区的隔离结构之间的基底中，所述绝缘层通过对所述基底进行氧化处理的方式形成；电阻结构，位于所述绝缘层上；层间介质层，位于所述电阻结构侧部的基底上，所述层间介质层露出所述电阻结构的顶部；电极，沿所述电阻结构的延伸方向，所述电极位于所述电阻结构和所述层间介质层之间，且所述电极顶部与所述电阻结构顶部齐平；导电插塞，位于所述电极顶部且电连接所述电极。
[0006]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，包括电阻区；在所述基底中形成隔离结构；在所述电阻区的隔离结构之间的基底中形成绝缘层，所述绝缘层通过对所述基底进行氧化处理的方式形成；在所述绝缘层上形成电阻结构；在所述电阻结构侧部的基底上形成层间介质层，所述层间介质层露出所述电阻结构的顶部；沿所述电阻结构的延伸方向，去除所述电阻结构和所述层间介质层交界处的部分所述电阻结构，形成由所述层间介质层和剩余的所述电阻结构围成的开口；在所述开口中形成电极；在所述电极顶部形成电连接所述电极的导电插塞。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例提供的半导体结构中，所述电阻区的隔离结构之间的基底中具有绝缘层，所述绝缘层通过对所述基底进行氧化处理的方式形成；其中，在形成隔离结构的过程中，通常包括形成隔离材料层，再对所述隔离材料层进行平坦化的过程，且对隔离材料层进行平坦化时，如果隔离结构的尺寸较大，隔离结构顶面容易出现较严重的凹陷缺陷，而本专利技术实施例中，由于所述隔离结构之间的区域为有源区(active area，AA)，且所述绝缘层和电阻结构位于所述有源区，因此，相比于电阻结构位于电阻区的隔离结构上的方案，在形成本专利技术实施例所述的半导体结构的过程中，在对隔离材料层进行平坦化时，对所述有源区
造成过研磨的概率较低，则有效降低了在平坦化过程中，所述电阻区的隔离结构之间的基底顶面出现凹陷缺陷的概率，这相应提高了所述电阻结构的顶面平坦度，其中，电极位于所述电阻结构和所述层间介质层之间，且所述电极顶部与所述电阻结构顶部齐平，这使得所述电极的形成质量得到保障，从而提高导电插塞与所述电极的电连接可靠性，进而提高了半导体结构的性能。
[0009]本专利技术实施例提供的半导体结构的形成方法中，在所述基底中形成隔离结构之后，在所述电阻区的隔离结构之间的基底中形成绝缘层，所述绝缘层通过对所述基底进行氧化处理的方式形成，随后在所述绝缘层上形成电阻结构；其中，形成隔离结构的过程中，通常包括形成隔离材料层，再对所述隔离材料层进行平坦化的过程，且对隔离材料层进行平坦化时，如果隔离结构的尺寸较大，隔离结构顶面容易出现较严重的凹陷缺陷，而本专利技术实施例中，由于所述隔离结构之间的区域为有源区(active area，AA)，且所述绝缘层和电阻结构形成于有源区，因此，相比于直接在电阻区的隔离结构上形成电阻结构的方案，本专利技术实施例在对所述隔离材料层进行平坦化的过程中，对所述有源区造成过研磨的概率较低，则有效降低了在平坦化过程中，所述电阻区的隔离结构之间的基底顶面出现凹陷缺陷的概率。这相应提高了所述电阻结构的顶面平坦度，从而使得所述层间介质层能够露出所述电阻结构的整个顶面，以便于去除所述电阻结构和所述层间介质层交界处的部分电阻结构，形成凹槽，并在所述凹槽中形成电极，从而提高导电插塞与所述电极的电连接可靠性，进而提高了半导体结构的性能。
[0010]可选方案中，形成所述绝缘层的方法包括：在所述电阻区的隔离结构之间的基底中形成第一凹槽；对所述第一凹槽露出的基底进行氧化处理，在所述第一凹槽内形成绝缘层。通过形成第一凹槽，从而能够形成较厚的绝缘层，则既保证了后续在绝缘层上形成的电阻结构的高度能够满足工艺需求，也降低了对所述电阻结构加以高电位时所述绝缘层被击穿的概率，进而提高了半导体结构的性能。
[0011]可选方案中，所述基底还包括器件区，在所述电阻区的隔离结构之间的基底中形成第一凹槽的步骤中，还在所述器件区的隔离结构之间的基底中形成第二凹槽，在所述第一凹槽内形成所述绝缘层的步骤中，还在所述第二凹槽内形成栅氧化层；因此，本专利技术实施例中，在形成栅氧化层的过程中，同时形成绝缘层，工艺兼容性高，且能够简化工艺步骤，降低工艺成本。
附图说明
[0012]图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0013]图6是本专利技术半导体结构一实施例的结构示意图；
[0014]图7至图14是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0015]目前半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法分析半导体结构的性能仍有待提高的原因。
[0016]参考图1至图5，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
[0017]参考图1，提供基底10，所述基底10内形成有相隔离的第一沟槽20和第二沟槽23，所述第一沟槽20的线宽尺寸大于所述第二沟槽23的线宽尺寸。
[0018]参考图2，采用沉积工艺在所述第一沟槽20(如图1所示)和所述第二沟槽23(如图1所示)内形成浅沟槽隔离材料层21，所述浅沟槽隔离材料层21覆盖所述基底10的顶部。
[0019]参考图3，对所述浅沟槽隔离材料层21(如图2所示)进行平坦化处理，在所述第一沟槽20(如图1所示)和第二沟槽23(如图1所示)中形成浅沟槽隔离层22。
[0020]由于所述浅沟槽隔离材料层21的材料硬度较低，且所述第一沟槽20的线宽尺寸较大，因此，在进行平坦化处理后，所述第一沟槽20中的所述浅沟槽隔离层22的顶部容易发生凹陷。
[0021]参考图4，在所述第一沟槽20中的浅沟槽隔离层22上形成电阻结构30，在所述电阻结构30侧部的基底10上形成层间介质层31，所述层间介质层31露出所述电阻结构30的顶部。
[0022]具体地，在实际工艺中，所述电阻结构30的顶部形成有硬掩膜层(图未本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，包括电阻区；隔离结构，位于所述基底内；绝缘层，位于所述电阻区的隔离结构之间的基底中，所述绝缘层通过对所述基底进行氧化处理的方式形成；电阻结构，位于所述绝缘层上；层间介质层，位于所述电阻结构侧部的基底上，所述层间介质层露出所述电阻结构的顶部；电极，沿所述电阻结构的延伸方向，所述电极位于所述电阻结构和所述层间介质层之间，且所述电极顶部与所述电阻结构顶部齐平；导电插塞，位于所述电极顶部且电连接所述电极。2.如权利要求1所述的半导体结构，其特征在于，所述绝缘层顶部与所述基底顶部齐平。3.如权利要求1所述的半导体结构，其特征在于，所述基底还包括器件区；所述半导体结构还包括：栅氧化层，位于所述器件区的隔离结构之间的基底中；其中，所述栅氧化层和所述绝缘层的材料相同，所述栅氧化层和所述绝缘层厚度相等，且所述栅氧化层和所述绝缘层的顶部相齐平。4.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：覆盖介质层，覆盖所述层间介质层、电阻结构和电极；所述导电插塞贯穿所述电极顶部的覆盖介质层，并电连接所述电极。5.如权利要求1所述的半导体结构，其特征在于，所述绝缘层的材料包括SiO2和SiON中的一种或两种。6.如权利要求1所述的半导体结构，其特征在于，所述绝缘层的厚度为80nm至110nm。7.如权利要求1所述的半导体结构，其特征在于，所述电阻结构的材料包括多晶硅。8.如权利要求1所述的半导体结构，其特征在于，所述电极包括金属栅极结构。9.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括电阻区；在所述基底中形成隔离结构；在所述电阻区的隔离结构之间的基底中形成绝缘层，所述绝缘层通过对所述基底进行氧化处理的方式形成；在所述绝缘层上形成电阻结构；在所述电阻结构侧部的基底上形成层间介质层，所述层间介质层露出所述电阻结构的顶部；沿所述电阻结构的延伸方向，去除所述电阻结构和所述层间介质层交界处的部分所述电阻结构，形成由所述层间介质层和剩余的所述电阻结构围成的开口；在所述开口中形成电极；在所述电极顶部形成电连接所述电极的导电插塞。10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底上还形成有硬掩模材料层；
形成所述隔离结构的步骤包括：刻蚀所述...

【专利技术属性】
技术研发人员：蔡巧明，张云香，
申请(专利权)人：中芯北方集成电路制造北京有限公司，
类型：发明
国别省市：