一种阵列基板及显示面板制造技术

本申请实施例公开了阵列基板及显示面板，阵列基板包括多条扫描线，多条数据线以及多个像素单元，扫描线沿着第一方向延伸；多条数据线与多条扫描线交叉设置以形成呈阵列排布的多个像素区域；一像素单元位于一像素区域内，且分别与一数据线和一扫描线对应；一像素单元包括驱动薄膜晶体管和与驱动薄膜晶体管的源极电性连接的像素电极；在多个像素区域的第二方向上，在至少一列像素区域中，任意两个相邻的驱动薄膜晶体管均位于同一列的像素电极的同一侧，第二方向与第一方向相交。本申请旨在解决通过列反转来实现点反转的方式中因薄膜晶体管对位发生问题时而影响显示品质的技术问题。问题。问题。

【技术实现步骤摘要】
一种阵列基板及显示面板


[0001]本申请涉及显示
，具体涉及一种阵列基板及显示面板

技术介绍

[0002]随着显示技术的发展，液晶显示装置的应用越来越广泛，且显示效果不断地得到改善。一般而言，在液晶显示装置中，施加在液晶分子上的电压差的极性必须每隔一段时间进行反转，用以避免液晶材料由于产生极化而造成永久性的破坏，也用以避免图像残存效应。
[0003]在对现有技术的研究和实践过程中，本申请的专利技术人发现，在列反转来实现点反转的方案中，由于同一列中的奇数行的薄膜晶体管和偶数行的薄膜晶体管的朝向不一致，如此在制作薄膜晶体管的过程中，当薄膜晶体管的源极和漏极与正常对位相比向左偏或者向右偏时，会出现奇数行的薄膜晶体管的源极和漏极与栅极的交叠面积与偶数行的薄膜晶体管的源极和漏极与栅极的交叠面积不相等，从而使得奇数行的薄膜晶体管的源极与栅极形成的交叠电容Cgs1与偶数行的薄膜晶体管的源极与栅极形成的交叠电容Cgs2差距较大，进一步导致Cgs1的馈通电压(Feedthrough voltage)与Cgs2的馈通电压不相等，进而使得两个像素的像素电压相差较大，而使得两个像素的显示亮度不同，降低显示品质。

技术实现思路

[0004]本申请实施例提供一种阵列基板及其显示面板，以解决通过列反转来实现点反转的方式中因薄膜晶体管对位发生问题时而影响显示品质的技术问题。
[0005]本申请实施例提供一种阵列基板，包括：
[0006]多条扫描线，所述扫描线沿着第一方向延伸；
[0007]多条数据线，所述多条数据线与所述多条扫描线交叉设置以形成呈阵列排布的多个像素区域；以及
[0008]多个像素单元，一所述像素单元位于一所述像素区域内，且分别与一所述数据线和一所述扫描线对应；
[0009]一所述像素单元包括驱动薄膜晶体管和与所述驱动薄膜晶体管的源极电性连接的像素电极；在所述多个像素区域的第二方向上，在至少一列所述像素区域中，任意两个相邻的所述驱动薄膜晶体管均位于同一列的所述像素电极的同一侧，所述第二方向与所述第一方向相交。
[0010]可选的，在本申请的一些实施例中，所述多条数据线包括多条第一数据线和多条第二数据线，所述第一数据线和所述第二数据线沿着第一方向交替设置；
[0011]在奇数列的像素区域中，所述第一数据线连接于偶数行的所述驱动薄膜晶体管，所述第二数据线连接于奇数行的所述驱动薄膜晶体管；
[0012]在偶数列的像素区域中，所述第一数据线连接于奇数行的所述驱动薄膜晶体管，所述第二数据线连接于偶数行的所述驱动薄膜晶体管。
[0013]可选的，在本申请的一些实施例中，同一列的像素区域中，多个所述像素单元包括多个第一像素单元和多个第二像素单元，所述第一像素单元和所述第二像素单元沿着所述第二方向交替设置；
[0014]所述第一像素单元的驱动薄膜晶体管的漏极与一所述数据线电性连接，且沿所述第一方向朝向远离所述数据线的方向延伸；所述第二像素单元的驱动薄膜晶体管的漏极与另一数据线电性连接，且沿所述第一方向朝向远离所述另一数据线的方向延伸；
[0015]所述第一像素单元的漏极和所述第二像素单元的漏极平行设置。
[0016]可选的，在本申请的一些实施例中，所述第一像素单元的驱动薄膜晶体管的源极沿所述第一方向延伸至所述第一像素单元的像素电极远离所述数据线的一侧；所述第二像素单元的驱动薄膜晶体管的源极沿所述第一方向延伸至所述第二像素单元的像素电极远离所述另一数据线的一侧；
[0017]所述第一像素单元的源极和所述第二像素单元的源极平行设置。
[0018]可选的，在本申请的一些实施例中，所述数据线包括至少一环绕部，所述环绕部包括：
[0019]第一连接段，所述第一连接段沿所述第二方向延伸，并位于其中一所述像素电极的一侧；
[0020]第二连接段，所述第二连接段沿第一方向延伸，并与所述第一连接段连接；
[0021]第三连接段，所述第三连接段与所述第二连接段背离所述第一连接段的一端连接，并沿远离所述第一连接段的方向延伸；以及
[0022]第四连接段，所述第四连接段沿第一方向延伸，且所述第四连接段与所述第二连接段位于同一所述像素电极的相对两侧，所述第四连接段与所述第三连接段背离所述第二连接段的一端连接。
[0023]可选的，在本申请的一些实施例中，所述环绕部还包括第一换向段、第二换向段以及第三换向段；
[0024]所述第一连接段和所述第二连接段通过所述第一换向段的相对两端折弯连接；所述第二连接段和所述第三连接段通过所述第二换向段的相对两端折弯连接；所述第三连接段和所述第四连接段通过所述第三换向段的相对两端折弯连接。
[0025]可选的，在本申请的一些实施例中，所述像素区域包括第一像素区域和第二像素区域，同一列的多个像素区域中，奇数行的所述扫描线与所述数据线的第一连接段和第二连接段围合形成的区域界定为所述第一像素区域；偶数行的所述扫描线与所述数据线的第三连接段和第四连接段围合形成的区域界定为所述第二像素区域。
[0026]可选的，在本申请的一些实施例中，在至少一行所述像素区域中，一行的所述驱动薄膜晶体管均位于同一行的多个所述像素电极的同一侧。
[0027]可选的，在本申请的一些实施例中，相邻两行的所述驱动薄膜晶体管呈对称设置。
[0028]相应的，本申请实施例还提供一种显示面板，对向基板、液晶层和如上述的阵列基板，液晶层设置在所述对向基板和所述阵列基板之间。
[0029]本申请提供的阵列基板包括由多条数据线与多条沿着第一方向延伸的扫描线交叉设置以形成呈阵列排布的多个像素区域。同时还设有多个像素单元，一像素单元位于一像素区域内，且分别与一数据线和一扫描线对应。一像素单元包括驱动薄膜晶体管和与驱
动薄膜晶体管的源极电性连接的像素电极。在多个像素区域的第二方向上，在至少一列像素区域中，任意两个相邻的驱动薄膜晶体管均位于同一列的像素电极的同一侧，第二方向与第一方向相交。如此该阵列基板在制作薄膜晶体管的过程中源极发生偏移问题时，在至少一列中，由于相邻的驱动薄膜晶体管位于同一列的像素电极的同一侧，以降低相邻的驱动薄膜晶体管的源极与栅极正对面积相差较大的风险，以使得相邻的驱动薄膜晶体管的源极与栅极所形成的交叠电容趋于相等，从而使得两者的馈通电压也趋于相等，最终达到避免两相邻的像素电压相差较大的效果，进而有效提高当驱动薄膜晶体管的源极发生偏移时的显示品质。
附图说明
[0030]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0031]图1是本申请第一实施例提供的阵列基板的结构示意图；
[0032]图2是本申请第二实施例提供的阵列基板的结构示意图。
具体实施方式<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：多条扫描线，所述扫描线沿着第一方向延伸；多条数据线，所述多条数据线与所述多条扫描线交叉设置以形成呈阵列排布的多个像素区域；以及多个像素单元，一所述像素单元位于一所述像素区域内，且分别与一所述数据线和一所述扫描线对应；一所述像素单元包括驱动薄膜晶体管和与所述驱动薄膜晶体管的源极电性连接的像素电极；在所述多个像素区域的第二方向上，在至少一列所述像素区域中，任意两个相邻的所述驱动薄膜晶体管均位于同一列的所述像素电极的同一侧，所述第二方向与所述第一方向相交。2.如权利要求1所述的阵列基板，其特征在于，所述多条数据线包括多条第一数据线和多条第二数据线，所述第一数据线和所述第二数据线沿着第一方向交替设置；在奇数列的像素区域中，所述第一数据线连接于偶数行的所述驱动薄膜晶体管，所述第二数据线连接于奇数行的所述驱动薄膜晶体管；在偶数列的像素区域中，所述第一数据线连接于奇数行的所述驱动薄膜晶体管，所述第二数据线连接于偶数行的所述驱动薄膜晶体管。3.如权利要求1所述的阵列基板，其特征在于，同一列的像素区域中，多个所述像素单元包括多个第一像素单元和多个第二像素单元，所述第一像素单元和所述第二像素单元沿着所述第二方向交替设置；所述第一像素单元的驱动薄膜晶体管的漏极与一所述数据线电性连接，且沿所述第一方向朝向远离所述数据线的方向延伸；所述第二像素单元的驱动薄膜晶体管的漏极与另一数据线电性连接，且沿所述第一方向朝向远离所述另一数据线的方向延伸；所述第一像素单元的漏极和所述第二像素单元的漏极平行设置。4.如权利要求3所述的阵列基板，其特征在于，所述第一像素单元的驱动薄膜晶体管的源极沿所述第一方向延伸至所述第一像素单元的像素电极远离所述数据线的一侧；所述第二像素单元的驱动薄膜晶体管的源极沿所述第一方向延伸至所述第二像素单元的像素电极远...

【专利技术属性】
技术研发人员：于靖，肖娟，
申请(专利权)人：广州华星光电半导体显示技术有限公司，
类型：发明
国别省市：