连接器的测试治具、测试方法、装置及存储介质制造方法及图纸

本申请提供一种连接器的测试治具、测试方法、装置及存储介质，涉及信号测试领域，测试治具包括信号传输模块和连接模块，信号传输模块包括多个传输通道，信号传输模块用于获取连接器的测试信号，基于测试信号的带宽从多个传输通道中选择目标通道，并通过目标通道将测试信号传输至连接模块；连接模块用于接收测试信号，并将测试信号发送至测试设备，以使测试设备通过连接模块采集并分析测试信号，得到测试结果。采用本申请提供的测试治具将连接器的测试信号引出至测试治具，再由测试设备从测试治具中采集测试信号进行测试，能够解决目前无法对非标准PCIe连接器的PCIe高速信号进行测试的问题。的问题。的问题。

【技术实现步骤摘要】
连接器的测试治具、测试方法、装置及存储介质


[0001]本申请涉及信号测试领域，具体而言，涉及一种连接器的测试治具、测试方法、装置及存储介质。

技术介绍

[0002]在现有服务器系统的信号完整性测试中，对于PCIe信号的测试，一般采用外围部件互连专业组(Peripheral Component Interconnect Special Interest Group，PCI
‑
SIG)协会提供的高速串行计算机扩展总线标准(Peripheral Component Interconnect express，PCIe)测试治具和通用的测试方法。例如针对主板系统或转接卡(Riser Card)上标准PCIe Slot测试的可配置逻辑模块(Configurable Logic Block，CLB)治具，以及针对标准PCIe设备(各类PCIe标卡)测试的共通性建构基础(Common Building Block，CBB)治具。
[0003]目前对于PCIe信号的测试的方法主要为通过测试治具引出被测信号到高速采样示波器，然后示波器采集一定数量的测试信号数据，最后利用信号分析软件Sigtest分析数据得到测试结果。但这种测试方法只能用于标准PCIe Slot的测试，而无法测试非标准连接器的PCIe高速信号。

技术实现思路

[0004]有鉴于此，本申请实施例的目的在于提供一种连接器的测试治具、测试方法、装置及存储介质，用以解决目前无法对非标准PCIe Slot连接器的PCIe高速信号进行测试的问题。
[0005]第一方面，本申请实施例提供一种连接器的测试治具，可以包括：
[0006]信号传输模块和连接模块，所述信号传输模块分别与连接器和所述连接模块连接，所述连接模块与测试设备连接；
[0007]所述信号传输模块包括多个传输通道，所述信号传输模块用于获取所述连接器的测试信号，基于所述测试信号的带宽从所述多个传输通道中选择目标通道，并通过所述目标通道将所述测试信号传输至所述连接模块；
[0008]所述连接模块用于接收所述测试信号，并将所述测试信号发送至所述测试设备，以使所述测试设备通过所述连接模块采集并分析所述测试信号，得到测试结果。
[0009]在上述实现过程中，测试治具可以根据连接器的测试信号选择与测试信号带宽对应的目标通道，并通过目标通道将测试信号准确地引出至测试治具，再由测试设备从测试治具中采集测试信号并基于测试信号进行测试，可以解决目前由于测试治具与连接器的Pin定义不同，而导致无法将测试的PCIe高速信号引出的问题，从而能够实现对非标准PCIe连接器的PCIe高速信号进行测试。
[0010]可选地，所述多个传输通道可以包括第一部分传输通道和第二部分传输通道，所述第一部分传输通道与所述连接模块连接，所述第二部分传输通道接地；
[0011]所述信号传输模块用于根据所述测试信号的带宽从所述第一部分传输通道中选择所述目标通道，并通过所述目标通道将所述测试信号传输至所述连接模块。
[0012]在上述实现过程中，可以将与信号传输模块中的信号传输通道分为两个部分，将其中没有参与测试信号引出的通道对应的高速差分线做接地处理，能够防止第二部分传输通道对应的走线对于第一部分传输通道的串扰影响，从而能够提高测试的精确度，通过将第二部分传输通道对应的走线进行短距离的引出，可以降低对其他测试高速走线的影响。
[0013]可选地，所述第一部分传输通道可以包括Lane0、Lane3、Lane4和Lane7；其中，在所述测试信号的带宽为X4时，所述信号传输模块配置为基于Lane0和Lane3将所述测试信号传输至所述连接模块，在所述测试信号的带宽为X8时，所述信号传输模块配置为基于Lane0、Lane4和Lane7将所述测试信号传输至所述连接模块。
[0014]在上述实现过程中，通过X8带宽设计，可以兼容所有规格的Gen Z连接器，通过引出Lane0/3/4/7，从而能够实现按照协会规范覆盖X4带宽和X8带宽所有的测试需求。
[0015]可选地，所述测试治具还可以包括校准模块，所述校准模块分别与所述信号传输模块和链路损耗测试设备连接，以使所述链路损耗测试设备通过所述校准模块读取所述测试信号的链路损耗数据。
[0016]在上述实现过程中，通过设置校准模块获取链路损耗数据，能够进一步提升测试信号的精准度。
[0017]可选地，所述连接模块可以包括多个SMP连接器，所述多个传输通道中的每个通道通过一对所述SMP连接器与所述测试设备连接。
[0018]在上述实现过程中，使用SMP连接器在测试过程中能够便于拆卸，在测试治具上的占用空间更小，能够提高治具上有限面积的利用率。
[0019]可选地，所述信号传输模块和所述连接模块均设置于测试治具主体上，所述测试治具主体包括多个叠层，所述多个叠层包括顶层、中间层和底层，所述顶层和所述底层上设置有所述连接模块的接头，所述中间层上设置有所述信号传输模块的多个通道对应的连接线。
[0020]可选地，所述多个通道中的每个通道与连接模块的一组连接头连接，一个所述通道与一组连接头的两条连接线长度相等。
[0021]在上述实现过程中，将一个通道与一组连接头的两条连接线做等长处理，可以降低差分信号对内的时钟偏移，减小测试治具对被测信号的影响，从而能够提高测试治具的信号测试精度。
[0022]第二方面，本申请实施例提供一种连接器的测试方法，包括：
[0023]获取连接器的测试信号；
[0024]基于所述测试信号的带宽从测试治具的多个传输通道中选择目标通道；
[0025]通过所述目标通道将所述测试信号发送至测试设备，以使所述测试设备采集并分析所述测试信号，得到测试结果。
[0026]在上述实现过程中，可以通过测试治具根据连接器的测试信号选择与测试信号带宽对应的目标通道，并通过目标通道将测试信号准确地引出至测试治具，再由测试设备从测试治具中采集测试信号并基于测试信号进行测试，可以解决目前由于测试治具与连接器的Pin定义不同，而导致无法将测试的PCIe高速信号引出的问题，从而能够实现对非标准
PCIe连接器的PCIe高速信号进行测试。
[0027]可选地，所述多个传输通道包括第一部分传输通道和第二部分传输通道；所述第一部分传输通道与所述连接模块连接，所述第二部分传输通道接地；
[0028]所述基于所述测试信号的带宽从测试治具的多个传输通道中选择目标通道包括：根据所述测试信号的带宽从所述第一部分传输通道中选择所述目标通道，并通过所述目标通道将所述测试信号传输至所述连接模块。
[0029]可选地，所述第一部分传输通道可以包括Lane0、Lane3、Lane4和Lane7；
[0030]所述基于所述测试信号的带宽从测试治具的多个传输通道中选择目标通道可以包括：在所述测试信号的带宽为X4时，基于Lane0和Lane3传输所述测试信号；在所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种连接器的测试治具，其特征在于，包括：信号传输模块和连接模块；所述信号传输模块分别与连接器和所述连接模块连接，所述连接模块与测试设备连接；所述信号传输模块包括多个传输通道；其中，所述信号传输模块用于获取所述连接器的测试信号，基于所述测试信号的带宽从所述多个传输通道中选择目标通道，并通过所述目标通道将所述测试信号传输至所述连接模块；所述连接模块用于接收所述测试信号，并将所述测试信号发送至所述测试设备，以使所述测试设备通过所述连接模块采集并分析所述测试信号，得到测试结果。2.根据权利要求1所述的测试治具，其特征在于，其中，所述多个传输通道包括第一部分传输通道和第二部分传输通道；所述第一部分传输通道与所述连接模块连接，所述第二部分传输通道接地；所述信号传输模块用于根据所述测试信号的带宽从所述第一部分传输通道中选择所述目标通道，并通过所述目标通道将所述测试信号传输至所述连接模块。3.根据权利要求2所述的测试治具，其特征在于，所述第一部分传输通道包括Lane0、Lane3、Lane4和Lane7；其中，在所述测试信号的带宽为X4时，所述信号传输模块配置为基于Lane0和Lane3将所述测试信号传输至所述连接模块；在所述测试信号的带宽为X8时，所述信号传输模块配置为基于Lane0、Lane4和Lane7将所述测试信号传输至所述连接模块。4.根据权利要求1所述的测试治具，其特征在于，所述测试治具还包括校准模块；所述校准模块分别与所述信号传输模块和链路损耗测试设备连接，以使所述链路损耗测试设备通...

【专利技术属性】
技术研发人员：侯绍铮，胡远明，秦晓宁，昝孟恩，宋学丹，
申请(专利权)人：宁畅信息产业北京有限公司，
类型：发明
国别省市：