一种存储装置、验证方法和存储器系统制造方法及图纸

本申请公开了一种存储装置、验证方法和存储器系统，所述存储装置包括：存储单元阵列，所述存储单元阵列中的存储单元按行和列排列；耦接于所述存储单元阵列的感测电路，所述感测电路包括与感测节点耦接的第一感测电路、第二感测电路和第三感测电路；耦接于所述存储单元阵列和所述感测电路的控制逻辑，所述控制逻辑被配置为将所述感测节点预充电至预定初始电压，并改变感测时间点以使所述感测节点呈现至少三种不同电位；所述第一感测电路、所述第二感测电路和所述第三感测电路分别根据所述感测节点的至少三种不同电位感测得到第一验证信息、第二验证信息和第三验证信息。第二验证信息和第三验证信息。第二验证信息和第三验证信息。

A storage device, verification method and memory system

【技术实现步骤摘要】
一种存储装置、验证方法和存储器系统


[0001]本申请涉及半导体
，尤其涉及一种存储装置、验证方法和存储器系统。

技术介绍

[0002]目前，对于NAND闪存，通常采用增量步进脉冲编程(ISPP)的方法进行编程，即，依次使用多个逐步增加的脉冲编程电压对存储单元进行编程，每个编程过程可以包括编程操作和后续的验证操作。在编程过程期间，在每次对存储单元执行编程操作后使用验证电压来对这些存储单元进行验证。
[0003]然而，在当前的验证操作中，属于不同编程级别或状态的存储单元需要利用不同的验证电压来，验证过程繁琐，导致验证时间过长，影响了编程效率。

技术实现思路

[0004]本申请实施例期望提供一种存储装置、验证方法和存储器系统。
[0005]本申请的技术方案是这样实现的：
[0006]本申请实施例第一方面提供一种存储装置，所述存储装置包括：
[0007]存储单元阵列，所述存储单元阵列中的存储单元按行和列排列；
[0008]耦接于所述存储单元阵列的感测电路，所述感测电路包括与感测节点耦接的第一感测电路、第二感测电路和第三感测电路；
[0009]耦接于所述存储单元阵列和所述感测电路的控制逻辑，所述控制逻辑被配置为将所述感测节点预充电至预定初始电压，并改变感测时间点以使所述感测节点呈现至少三种不同电位；所述第一感测电路、所述第二感测电路和所述第三感测电路分别根据所述感测节点的至少三种不同电位感测得到第一验证信息、第二验证信息和第三验证信息；
[0010]其中，所述第一验证信息对应的所述感测节点的电位大于第三验证信息对应的所述感测节点的电位，所述第二验证信息对应的所述感测节点的电位大于第三验证信息对应的所述感测节点的电位。
[0011]可选地，所述第一验证信息对应的所述感测节点的电位大于所述第二验证信息对应的所述感测节点的电位；
[0012]在得到所述第一验证信息后，所述控制逻辑还被配置为将所述感测节点再次充电至预定初始电压，并改变感测时间点以使所述感测节点呈现至少两种不同电位；所述第二感测电路和所述第三感测电路分别根据所述感测节点的至少两种不同电位感测得到第二验证信息和第三验证信息。
[0013]可选地，所述第一验证信息对应的所述感测节点的电位大于所述第二验证信息对应的所述感测节点的电位；
[0014]在得到所述第二验证信息后，所述控制逻辑还被配置为将所述感测节点再次充电至预定初始电压，并改变感测时间点以使所述感测节点呈现至少两种不同电位；所述第一感测电路和所述第三感测电路分别根据所述感测节点的至少两种不同电位感测得到第一
验证信息和第三验证信息。
[0015]可选地，所述控制逻辑具体被配置为将所述感测节点预充电至预定初始电压后，对所述感测节点进行放电，在所述感测节点的放电期间改变感测时间点以使所述感测节点呈现至少三种不同电位；
[0016]其中，所述第一验证信息对应的所述感测节点的电位为第一感测电位；所述第二验证信息对应的所述感测节点的电位为第二感测电位；所述第三验证信息对应的所述感测节点的电位为第三感测电位。
[0017]可选地，所述控制逻辑还被配置为：将所述第一感测电位与第一预设电压进行比较以得到第一验证信息；
[0018]其中，若所述第一感测电位大于或等于所述第一预设电压，则第一验证信息用于指示通过了第一验证电压的验证的第一存储单元。
[0019]可选地，所述控制逻辑还被配置为：将所述第二感测电位与第二预设电压进行比较以得到第二验证信息；
[0020]其中，若所述第二感测电位大于或等于所述第二预设电压，则第二验证信息用于指示通过了第二验证电压的验证的第二存储单元。
[0021]可选地，所述控制逻辑还被配置为：将所述第三感测电位与第三预设电压进行比较以得到第三验证信息；
[0022]其中，若所述第三感测电位大于或等于所述第三预设电压，则第三验证信息用于指示通过了第三验证电压的验证的第三存储单元。
[0023]可选地，所述第一验证电压小于所述第二验证电压，所述第二验证电压小于所述第三验证电压。
[0024]可选地，所述控制逻辑还被配置为：根据所述第一验证信息、所述第二验证信息和所述第三验证信息，将第一位线电压施加到与第一强制单元连接的第一位线，将第二位线电压施加到与第二强制单元连接的第二位线，将禁止编程位线电压施加到与所述第三存储单元连接的第三位线，将编程电压施加到选择的字线；其中，所述第一位线电压大于地电压且小于所述禁止编程位线电压，第二位线电压大于所述第一位线电压。
[0025]可选地，所述第一强制单元为所述第一存储单元中除所述第二存储单元和所述第三存储单元以外的存储单元；
[0026]所述第二强制单元为所述第二存储单元中除所述第三存储单元以外的存储单元。
[0027]可选地，所述第一感测电路包括用于存储所述第一验证信息的第一锁存器；所述第二感测电路包括用于存储所述第二验证信息的第二锁存器；所述第三感测电路包括用于存储所述第三验证信息的第三锁存器。
[0028]本申请实施例第二方面提供一种验证方法，包括：
[0029]将感测节点预充电至预定初始电压；
[0030]改变感测时间点以使所述感测节点呈现至少三种不同电位；
[0031]控制第一感测电路、第二感测电路和第三感测电路分别根据所述感测节点的至少三种不同电位感测得到第一验证信息、第二验证信息和第三验证信息；
[0032]其中，所述第一验证信息对应的所述感测节点的电位大于第三验证信息对应的所述感测节点的电位，所述第二验证信息对应的所述感测节点的电位大于第三验证信息对应
的所述感测节点的电位。
[0033]可选地，所述第一验证信息对应的所述感测节点的电位大于所述第二验证信息对应的所述感测节点的电位；所述控制第一感测电路、第二感测电路和第三感测电路分别根据所述感测节点的至少三种不同电位感测得到第一验证信息、第二验证信息和第三验证信息，包括：
[0034]在得到所述第一验证信息后，将所述感测节点再次充电至预定初始电压，并改变感测时间点以使所述感测节点呈现至少两种不同电位；所述第二感测电路和所述第三感测电路分别根据所述感测节点的至少两种不同电位感测得到第二验证信息和第三验证信息。
[0035]可选地，所述第一验证信息对应的所述感测节点的电位大于所述第二验证信息对应的所述感测节点的电位；所述控制第一感测电路、第二感测电路和第三感测电路分别根据所述感测节点的至少三种不同电位感测得到第一验证信息、第二验证信息和第三验证信息，包括：
[0036]在得到所述第二验证信息后，将所述感测节点再次充电至预定初始电压，并改变感测时间点以使所述感测节点呈现至少两种不同电位；所述第一感测电路和所述第三感测电路分别根据所述感测节点的至少两种不同电位感测得到第一验证信息和第三验证信息。
[0037]可选地，所述改变感测时间点以使所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储装置，其特征在于，包括：存储单元阵列，所述存储单元阵列中的存储单元按行和列排列；耦接于所述存储单元阵列的感测电路，所述感测电路包括与感测节点耦接的第一感测电路、第二感测电路和第三感测电路；耦接于所述存储单元阵列和所述感测电路的控制逻辑，所述控制逻辑被配置为将所述感测节点预充电至预定初始电压，并改变感测时间点以使所述感测节点呈现至少三种不同电位；所述第一感测电路、所述第二感测电路和所述第三感测电路分别根据所述感测节点的至少三种不同电位感测得到第一验证信息、第二验证信息和第三验证信息；其中，所述第一验证信息对应的所述感测节点的电位大于第三验证信息对应的所述感测节点的电位，所述第二验证信息对应的所述感测节点的电位大于第三验证信息对应的所述感测节点的电位。2.根据权利要求1所述的存储装置，其特征在于，所述第一验证信息对应的所述感测节点的电位大于所述第二验证信息对应的所述感测节点的电位；在得到所述第一验证信息后，所述控制逻辑还被配置为将所述感测节点再次充电至预定初始电压，并改变感测时间点以使所述感测节点呈现至少两种不同电位；所述第二感测电路和所述第三感测电路分别根据所述感测节点的至少两种不同电位感测得到第二验证信息和第三验证信息。3.根据权利要求1所述的存储装置，其特征在于，所述第一验证信息对应的所述感测节点的电位大于所述第二验证信息对应的所述感测节点的电位；在得到所述第二验证信息后，所述控制逻辑还被配置为将所述感测节点再次充电至预定初始电压，并改变感测时间点以使所述感测节点呈现至少两种不同电位；所述第一感测电路和所述第三感测电路分别根据所述感测节点的至少两种不同电位感测得到第一验证信息和第三验证信息。4.根据权利要求2或3所述的存储装置，其特征在于，所述控制逻辑具体被配置为将所述感测节点预充电至预定初始电压后，对所述感测节点进行放电，在所述感测节点的放电期间改变感测时间点以使所述感测节点呈现至少三种不同电位；其中，所述第一验证信息对应的所述感测节点的电位为第一感测电位；所述第二验证信息对应的所述感测节点的电位为第二感测电位；所述第三验证信息对应的所述感测节点的电位为第三感测电位。5.根据权利要求4所述的存储装置，其特征在于，所述控制逻辑还被配置为：将所述第一感测电位与第一预设电压进行比较以得到第一验证信息；其中，若所述第一感测电位大于或等于所述第一预设电压，则第一验证信息用于指示通过了第一验证电压的验证的第一存储单元。6.根据权利要求5所述的存储装置，其特征在于，所述控制逻辑还被配置为：将所述第二感测电位与第二预设电压进行比较以得到第二验证信息；其中，若所述第二感测电位大于或等于所述第二预设电压，则第二验证信息用于指示通过了第二验证电压的验证的第二存储单元。7.根据权利要求6所述的存储装置，其特征在于，所述控制逻辑还被配置为：将所述第三感测电位与第三预设电压进行比较以得到第三验证信息；
其中，若所述第三感测电位大于或等于所述第三预设电压，则第三验证信息用于指示通过了第三验证电压的验证的第三存储单元。8.根据权利要求7所述的存储装置，其特征在于，所述第一验证电压小于所述第二验证电压，所述第二验证电压小于所述第三验证电压。9.根据权利要求8所述的存储装置，其特征在于，所述控制逻辑还被配置为：根据所述第一验证信息、所述第二验证信息和所述第三验证信息，将第一位线电压施加到与第一强制单元连接的第一位线，将第二位线电压施加到与第二强制单元连接的第二位线，将禁止编程位线电压施加到与所述第三存储单元连接的第三位线，将编程电压施加到选择的字线；其中，所述第一位线电压大于地电压且小于所述禁止编程位线电压，第二位线电压大于所述第一位线电压。10.根据权利要求9所述的存储装置，其特征在于，所述第一强制单元为所述第一存储单元中除所述第二存储单元和所述第三存储单元以外的存储单元；所述第二强制单元为所述第二存储单元中除所述第三存储单元以外的存储单元。11.根据权利要求1所述的存储装置，其特征在于，所述第一感测电路包括用于存储所述第一验证信息的第一锁存器；所述第二感测电路包括用于存储所述第二验证信息的第二锁存器；所述第三感测电路包括用于存储所述第三验证信息的第三锁存器。12.一种验证方法，其特征在于，包括：将感测节点预充电至预定初始电压；改变感测时间点以使所述感测节点呈现至少三种不同电位；控制第一感测电路、第二感测电路和第三感测电路分别根据所述感测节点的至少三种不同电位感测得到第一验证信息、第二验证信息和第三验证信息；其中，所述第一验证信息对应的所述感测节...

【专利技术属性】
技术研发人员：王砚，杜智超，宋大植，郭晓江，王瑜，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：