一种高压集成功率半导体器件及其制造方法技术

本发明专利技术提供一种高压集成横向半导体器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区、第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区、第二导电类型埋层、第一介质层、第二介质氧化层、第三介质氧化层、多晶硅栅电极，第二导电类型埋层位于衬底内，通过刻槽注入后扩散推结形成，所刻槽采用介质填充；所述第二导电类型埋层在关态时在器件体内引入电场峰，增加器件的纵向耐压。增加器件的纵向耐压。增加器件的纵向耐压。

【技术实现步骤摘要】
一种高压集成功率半导体器件及其制造方法


[0001]本专利技术属于半导体工艺制造
，涉及一种高压横向功率半导体器件及其制造方法

技术介绍

[0002]LDMOS器件的源极、漏极、栅极都在芯片表面，具有易于集成的特点，广泛应用于高压集成电路和高压功率电路中。因其输入阻抗高、损耗低、开关速度快、安全工作区宽的特性和易于集成的特点，在消费电子、汽车电子、LED显示等多个领域得以应用。功率MOS器件可视为在漏端与准漏端之间引入了一耐压层的复合结构，即LDMOS器件的漂移区，以此来提高LDMOS器件的击穿电压。但在高压LDMOS器件中，限制器件耐压的主要因素是纵向击穿，延长漂移区长度的方式难以有效提高器件的击穿电压。本专利技术通过在器件衬底内引入第二导电类型埋层，有效突破了器件纵向耐压对器件击穿电压的限制，且其制造方法也较为简单。

技术实现思路

[0003]本专利技术针对
技术介绍
的不足之处，一种高压横向功率半导体器件及其制造方法，在衬底内通过刻槽注入的方式形成第二导电类型埋层，以此来提高器件的纵向耐压，从而突破高压器件纵向耐压对击穿电压的限制：
[0004]本专利技术技术方案如下：
[0005]一种高压集成功率半导体器件，包括：
[0006]第一导电类型衬底11、第二导电类型漂移区21、第一导电类型阱区12、第二导电类型阱区22，第一导电类型重掺杂区13，第二导电类型重掺杂区A23，第二导电类型重掺杂区B24，第二导电类型埋层25，第一介质层31、第二介质场氧化层32，第三介质栅氧化层33，控制栅多晶硅电极41；
[0007]其中，第一导电类阱区12位于第二导电类型漂移区21中左侧并与其相邻，且与第一导电类型衬底11相连，第二导电类型阱区22位于第二导电类型漂移区21右侧并与其相邻，第二导电类型埋层25位于第一导电类型衬底11中；第二导电类型重掺杂区B24位于第二导电类型阱区22中，第一导电类型重掺杂区13和第二导电类型重掺杂区A23位于第一导电类型阱区12中；第三介质栅氧化层33位于第一导电类型阱区12上方且部分位于第二导电类型漂移区21上方，第二介质场氧化层32位于漂移区上方，第一介质层31位于第二导电类型漂移区21右侧并伸入第一导电类型衬底11中；控制栅多晶硅电极41覆盖在第三介质栅氧化层33的上表面且部分延伸至第二介质场氧化层32的上表面，限定X方向为从源极到漏极方向，Z方向为垂直于源极到漏极方向且平行于器件表面的方向；第一导电类型为P型，第二导电类型为N型，或者相反；重掺杂的掺杂浓度大于1
×
10
19
cm
‑3。
[0008]作为优选方式，第二导电类型埋层25与第二导电类型漂移区21相连，高浓度埋层与漂移区相连，将有效降低第二导电类型漂移区电阻。
[0009]作为优选方式，介质槽位于第二导电类型重掺杂区B24内，且在Z方向分立排列。介
质槽分离排列将有效增大器件电流路径，降低器件比导通电阻。
[0010]作为优选方式，介质槽平行于器件表面的剖面形状为半圆形、三角形、半六边形、半八边形其中一种，半六边形即六边形的一半，半八边形即八边形的一半。不同剖面形状将有效调控注入总剂量，保证器件电荷平衡。
[0011]作为优选方式，介质槽位于第二导电类型阱区22及第二导电类型重掺杂区B24内，且在X方向和Z方向分立排列。将有效增大器件的电流路径，同时优化第二导电类型埋层浓度分布。
[0012]作为优选方式，介质槽位于第二导电类型漂移区21内，且在X方向和Z方向分立排列。通过该方式在第二导电类型漂移区下方引入第二导电类型埋层，优化第二导电类型漂移区下方纵向电场分布。
[0013]作为优选方式，介质槽位于第二导电类型漂移区21内，介质槽平行于器件表面的剖面形状为条形，且在X方向和Z方向分立排列。以此优化第二导电类型漂移区下方第二导电类型埋层的浓度分布，从而优化器件纵向电场分布。
[0014]作为优选方式，介质槽位于第二导电类型漂移区21内，介质槽平行于器件表面的剖面形状为条形，且在X方向连续，在Z方向分立排列。以此优化第二导电类型漂移区下方第二导电类型埋层的浓度分布，从而优化器件纵向电场分布。
[0015]作为优选方式，介质槽位于第二导电类型漂移区21内，在X方向和Z方向分立排列，第二导电类型埋层25与第二导电类型漂移区21相连。高浓度的第二导电类型埋层将有效降低漂移区电阻。
[0016]作为优选方式，介质槽位于第二导电类型漂移区21内，在X方向和Z方向分立排列，槽深随槽与第二导电类型重掺杂区B24间距的减小而增大。以此优化第二导电类型埋层横向浓度分布，改善器件体内电场分布。
[0017]作为优选方式，介质槽位于第二导电类型漂移区21内，介质槽位于第二导电类型漂移区21内，在X方向和Z方向分立排列，槽面积随槽与第二导电类型重掺杂区B24间距的减小而增大。通过改变介质槽平行于器件表面的剖面面积改变刻槽深度，以此优化第二导电类型埋层横向浓度分布，改善器件体内电场分布。
[0018]作为优选方式，在第二导电类型漂移区21内通过离子注入引入第一导电类型top层15。以此提高第二导电类型漂移区掺杂浓度，降低器件比导通电阻。
[0019]作为优选方式，在第二导电类型漂移区21内通过离子注入引入第一导电类型埋层16。以此提高第二导电类型漂移区掺杂浓度，降低器件比导通电阻。
[0020]作为优选方式，在第二导电类型漂移区21内通过离子注入引入第一导电类型埋层16及第二导电类型top层26。以此提高第二导电类型漂移区掺杂浓度，降低器件比导通电阻。
[0021]作为优选方式，在第二导电类型漂移区21内通过离子注入引入交替排列的第一导电类型埋层16、第二导电类型掺杂区A27，第一导电类型top层15。以此提高第二导电类型漂移区掺杂浓度，降低器件比导通电阻。
[0022]作为优选方式，在第二导电类型漂移区21内通过离子注入引入第一导电类型埋层16、第二导电类型掺杂区A 27，第二导电类型掺杂区B 28，第一导电类型top层15。以此提高第二导电类型漂移区掺杂浓度，降低器件比导通电阻。
[0023]本专利技术提供一种高压集成功率半导体器件的制造方法，包括如下步骤：
[0024]步骤1：选择第一类导电类型半衬底11；
[0025]步骤2：淀积硬掩膜层51，通过光刻及刻蚀形成深槽；
[0026]步骤3：通过离子注入在槽底引入第二导电类型杂质；
[0027]步骤4：剥除硬掩膜层51，淀积第一介质层31并刻蚀至硅平面以填充深槽；
[0028]步骤5：在第一导电类型衬底11上方注入第二导电类型杂质；
[0029]步骤6：扩散推结形成第二导电类型漂移区21，第二导电类型埋层25；
[0030]步骤7：形成第二介质场氧化层32；
[0031]步骤8：通过离子注入第二导电类型杂质并推结，形成第二导电类型阱区22和第一导电类型阱区12本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压集成功率半导体器件，其特征在于包括：第一导电类型衬底(11)、第二导电类型漂移区(21)、第一导电类型阱区(12)、第二导电类型阱区(22)，第一导电类型重掺杂区(13)，第二导电类型重掺杂区A(23)，第二导电类型重掺杂区B(24)，第二导电类型埋层(25)，第一介质层(31)、第二介质场氧化层(32)，第三介质栅氧化层(33)，控制栅多晶硅电极(41)；其中，第一导电类阱区(12)位于第二导电类型漂移区(21)中左侧并与其相邻，且与第一导电类型衬底(11)相连，第二导电类型阱区(22)位于第二导电类型漂移区(21)右侧并与其相邻，第二导电类型埋层(25)位于第一导电类型衬底(11)中；第二导电类型重掺杂区B(24)位于第二导电类型阱区(22)中，第一导电类型重掺杂区(13)和第二导电类型重掺杂区A(23)位于第一导电类型阱区(12)中；第三介质栅氧化层(33)位于第一导电类型阱区(12)上方且部分位于第二导电类型漂移区(21)上方，第二介质场氧化层(32)位于漂移区上方，第一介质层(31)位于第二导电类型漂移区(21)右侧并伸入第一导电类型衬底(11)中；控制栅多晶硅电极(41)覆盖在第三介质栅氧化层(33)的上表面且部分延伸至第二介质场氧化层(32)的上表面，限定X方向为从源极到漏极方向，Z方向为垂直于源极到漏极方向且平行于器件表面的方向；第一导电类型为P型，第二导电类型为N型，或者相反；重掺杂的掺杂浓度大于1
×
10
19
cm
‑3。2.根据权利要求1所述的一种高压集成功率半导体器件，其特征在于：第二导电类型埋层(25)与第二导电类型漂移区(21)相连。3.根据权利要求1所述的一种高压集成功率半导体器件，其特征在于：介质槽位于第二导电类型重掺杂区B(24)内，且在Z方向分立排列；并且/或者介质槽平行于器件表面的剖面形状为半圆形、三角形、半六边形、半八边形其中一种，半六边形即六边形的一半，半八边形即八边形的一半。4.根据权利要求1所述的一种高压集成功率半导体器件，其特征在于：介质槽位于第二导电类型阱区(22)及第二导电类型重掺杂区B(24)内，且在X方向和Z方向分立排列。5.根据权利要求1所述的一种高压集成功率半导体器件，其特征在于：介质槽位于第二导电类型漂移区(21)内，且在X方向和Z方向分立排列；或者介质槽位于第二导电类型漂移区(21)内，介质槽平行于器件表面的剖面形状为条形，且在X方向和Z方向分立排列；或者介质槽位于第二导电类型漂移区(21)内，介质槽平行于器件表面的剖面形状为条形，且在X方向连续，在Z方向分立排列；或者介质槽位于第二导电类型漂移区(21)内，介质槽平行于器件表面的剖面形状为条形且延伸入第二导电类型重掺杂...

【专利技术属性】
技术研发人员：章文通，唐宁，张科，刘雨婷，乔明，何乃龙，张森，李肇基，张波，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：