肖特基势垒二极管制造技术

本发明专利技术的课题在于在使用了氧化镓的肖特基势垒二极管中，防止阳极电极与保护膜的界面的剥离。肖特基势垒二极管(11)具备：由氧化镓构成的半导体基板(20)；设置于半导体基板(20)上的由氧化镓构成的漂移层(30)；与漂移层(30)肖特基接触的阳极电极(40)；与半导体基板(20)欧姆接触的阴极电极(50)；覆盖设置于漂移层(30)的沟槽(61)的内壁的绝缘膜(63)；和覆盖阳极电极(40)的保护膜(70)，保护膜(70)的一部分(72)嵌入沟槽(61)内。这样保护膜(70)的一部分(72)嵌入沟槽(61)内，因此，阳极电极(40)与保护膜(70)的密合性提高。由此，能够防止阳极电极(40)与保护膜(70)的界面的剥离。极(40)与保护膜(70)的界面的剥离。极(40)与保护膜(70)的界面的剥离。

【技术实现步骤摘要】
【国外来华专利技术】肖特基势垒二极管


[0001]本专利技术涉及一种肖特基势垒二极管，特别涉及一种使用了氧化镓的肖特基势垒二极管。

技术介绍

[0002]肖特基势垒二极管是利用通过金属与半导体的接合而产生的肖特基势垒的整流元件，与具有PN结的通常的二极管相比具有正向电压低且开关速度快的特征。因此，肖特基势垒二极管有时用作功率器件用的开关元件。
[0003]在将肖特基势垒二极管作为功率器件用的开关元件使用的情况下，因为需要确保充分的反向耐压，所以有时代替硅(Si)而使用带隙更大的碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga2O3)等。其中，氧化镓的带隙非常大，为4.8～4.9eV，绝缘破坏电场也大至约8MV/cm，因此，使用了氧化镓的肖特基势垒二极管作为功率器件用的开关元件非常有前途。使用了氧化镓的肖特基势垒二极管的例子在专利文献1和2中有记载。
[0004]专利文献1和2所记载的肖特基势垒二极管中，在氧化镓层设置有多个沟槽。如果这样在氧化镓层设置多个沟槽，则在施加反向电压时位于沟槽间的台面区域成为耗尽层，因此，漂移层的沟道区域被夹断。由此，能够大幅抑制施加反向电压的情况下的漏电流。
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1：日本特开2017
‑
199869号公报
[0008]专利文献2：日本特开2019
‑
79984号公报

技术实现思路

[0009]专利技术所要解决的技术问题
[0010]在实际的器件中在阳极电极上设置保护膜，由此确保与外部电路的绝缘性。但是，由金属构成的阳极电极与由SiN等构成的保护膜的密合性低，存在容易在两者的界面发生剥离的问题。
[0011]因此，本专利技术的目的在于在使用了氧化镓的肖特基势垒二极管中，防止阳极电极与保护膜的界面的剥离。
[0012]用于解决技术问题的手段
[0013]本专利技术的肖特基势垒二极管其特征在于，具备：由氧化镓构成的半导体基板；设置在半导体基板上的由氧化镓构成的漂移层；与漂移层肖特基接触的阳极电极；与半导体基板欧姆接触的阴极电极；覆盖设置在漂移层的沟槽的内壁的绝缘膜；以及覆盖阳极电极的保护膜，保护膜的一部分嵌入沟槽内。
[0014]根据本专利技术，保护膜的一部分嵌入沟槽内，因此，阳极电极与保护膜的密合性提高。由此，能够防止阳极电极与保护膜的界面的剥离。
[0015]在本专利技术中，也可以是，沟槽呈环状形成并且嵌入有保护膜的一部分和与阳极电
极电连接的金属部件。由此，能够通过环状的沟槽缓和施加于漂移层的电场。
[0016]在这种情况下，也可以是，沟槽具有平坦的侧壁部，保护膜与金属部件的边界位于侧壁部；也可以是，沟槽具有平坦的底面部，保护膜与金属部件的边界位于底面部。由此，能够在金属部件的端部附近缓和施加于漂移层的电场。
[0017]专利技术的效果
[0018]这样，根据本专利技术，能够在使用了氧化镓的肖特基势垒二极管中，防止阳极电极与保护膜的界面的剥离。
附图说明
[0019]图1是表示本专利技术的第一实施方式的肖特基势垒二极管11的结构的示意性俯视图。
[0020]图2是沿着图1所示的A
‑
A线的概略截面图。
[0021]图3是用于说明肖特基势垒二极管11的制造方法的工序图。
[0022]图4是用于说明肖特基势垒二极管11的制造方法的工序图。
[0023]图5是用于说明肖特基势垒二极管11的制造方法的工序图。
[0024]图6是用于说明肖特基势垒二极管11的制造方法的工序图。
[0025]图7是用于说明肖特基势垒二极管11的制造方法的工序图。
[0026]图8是用于说明肖特基势垒二极管11的制造方法的工序图。
[0027]图9是表示本专利技术的第二实施方式的肖特基势垒二极管12的结构的示意性俯视图。
[0028]图10是沿着图9所示的B
‑
B线的概略截面图。
[0029]图11是表示本专利技术的第三实施方式的肖特基势垒二极管13的结构的概略截面图。
[0030]图12是表示本专利技术的第四实施方式的肖特基势垒二极管14的结构的概略截面图。
[0031]图13是表示本专利技术的第五实施方式的肖特基势垒二极管15的结构的概略截面图。
[0032]图14是表示第五实施方式的变形例的肖特基势垒二极管15A的结构的概略截面图。
[0033]图15是表示本专利技术的第六实施方式的肖特基势垒二极管16的结构的概略截面图。
[0034]图16是表示本专利技术的第七实施方式的肖特基势垒二极管17的结构的概略截面图。
[0035]图17是表示实施例1的模拟结果的图表。
[0036]图18是表示实施例2的模拟结果的图表。
[0037]图19是表示实施例3的模拟结果的图表。
具体实施方式
[0038]以下，一边参照附图，一边对本专利技术的优选实施方式进行详细地说明。
[0039]＜第一实施方式＞
[0040]图1是表示本专利技术的第一实施方式的肖特基势垒二极管11的结构的示意性俯视图。此外，图2是沿着图1所示的A
‑
A线的概略截面图。
[0041]如图1和图2所示，本实施方式的肖特基势垒二极管11具备均由氧化镓(β
‑
Ga2O3)构成的半导体基板20和漂移层30。在半导体基板20和漂移层30，作为n型掺杂物导入有硅(Si)
或锡(Sn)。对于掺杂物的浓度，半导体基板20比漂移层30高，由此，半导体基板20作为n
+
层发挥作用、漂移层30作为n
‑
层发挥作用。
[0042]半导体基板20是对使用熔体生长法等形成的块状晶体进行切断加工而得到的基板，其厚度为250μm左右。对半导体基板20的平面尺寸没有特别限定，一般根据元件中流动的电流量来选择，如果正向的最大电流量为20A左右，则俯视时为2.4mm
×
2.4mm左右即可。
[0043]半导体基板20具有安装时位于上表面侧的上表面21和作为上表面21的相反侧安装时位于下表面侧的背面22。在上表面21的整个面形成有漂移层30。漂移层30是在半导体基板20的上表面21使用反应性溅射、PLD法、MBE法、MOCVD法、HVPE法等使氧化镓外延生长而得到的薄膜。对漂移层30的膜厚没有特别限定，一般根据元件的反向耐压来选择，为了确保600V左右的耐压，例如可以设定为7μm左右。
[0044]在漂移层30的上表面31，形成有与漂移层30肖特基接触的阳极电极40。阳极电极40例如由铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钼(Mo)、铜(Cu)等金属构成。阳极电极40也可以是层叠有不同的金属膜的多层结构，例如Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/Au或Pd/Ti/Au。另一方面，在半导体基板本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种肖特基势垒二极管，其特征在于，具备：由氧化镓构成的半导体基板；设置在所述半导体基板上的由氧化镓构成的漂移层；与所述漂移层肖特基接触的阳极电极；与所述半导体基板欧姆接触的阴极电极；覆盖设置在所述漂移层的沟槽的内壁的绝缘膜；以及覆盖所述阳极电极的保护膜，所述保护膜的一部分嵌入所述沟槽内。2.如权利要求1所述的肖特基势垒二极管，其特征在于，...

【专利技术属性】
技术研发人员：有马润，藤田实，川崎克己，平林润，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：