低输入电容的绝缘栅双极型晶体管制造技术

本实用新型专利技术实施例公开了一种低输入电容的绝缘栅双极型晶体管，包括N基区，N基区上设有Pbody层，Pbody层内开设有底部延伸至N基区的真栅和假栅，Pbody层上设有介质SiO2层，介质SiO2层上对应相邻的真栅和假栅之间处开设有接触孔，真栅和假栅的沟槽的内壁上设有栅氧层。本实用新型专利技术降低了成本，减小器件输入电容，减小开通损耗，同时不会影响Cres。同时不会影响Cres。同时不会影响Cres。

Insulated gate bipolar transistor with low input capacitance

【技术实现步骤摘要】
低输入电容的绝缘栅双极型晶体管


[0001]本技术涉及晶体管
，尤其涉及一种低输入电容的绝缘栅双极型晶体管。

技术介绍

[0002]现有的晶体管技术方案中常规减小Cies有以下方式：
[0003]方案一：增加沟槽间距，减小栅极沟槽比例；
[0004]方案二：减小Pbody深度。
[0005]方案一会使Pitch Size增加，同时会影响 Cres，Ets小。方案二会使Pbody深度发生变化，同时会影响Cres，Ets大。

技术实现思路

[0006]本技术实施例所要解决的技术问题在于，提供一种低输入电容的绝缘栅双极型晶体管，以减小器件输入电容，减小开通损耗，同时不会影响Cres。
[0007]为了解决上述技术问题，本技术实施例提出了一种低输入电容的绝缘栅双极型晶体管，包括N基区，N基区上设有Pbody层，Pbody层内开设有底部延伸至N基区的真栅和假栅，Pbody层上设有介质SiO2层，介质SiO2层上对应相邻的真栅和假栅之间处开设有接触孔，真栅和假栅的沟槽的内壁上设有栅氧层。
[0008]进一步地，所述真栅有多个，且真栅之间相邻。
[0009]进一步地，还包括连接真栅的栅电极。
[0010]本技术的有益效果为：本技术降低了成本，减小器件输入电容，减小开通损耗，同时不会影响Cres。
附图说明
[0011]图1是本技术实施例的低输入电容的绝缘栅双极型晶体管的结构示意图。
[0012]附图标号说明
[0013]101
‑
真栅
[0014]102
‑
假栅
[0015]103
‑
接触孔
[0016]104
‑
Pbody层
[0017]105
‑
N基区
[0018]106
‑
介质SiO2层
[0019]107
‑
栅氧层
[0020]108
‑
栅电极。
具体实施方式
[0021]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互结合，下面结合附图和具体实施例对本技术作进一步详细说明。
[0022]本技术实施例中若有方向性指示（诸如上、下、左、右、前、后
……
）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0023]另外，在本技术中若涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
[0024]请参照图1，本技术实施例的低输入电容的绝缘栅双极型晶体管包括N基区。N基区上设有Pbody层，Pbody层内开设有底部延伸至N基区的真栅和假栅。Pbody层上设有介质SiO2层，介质SiO2层上对应相邻的真栅和假栅之间处开设有接触孔。真栅和假栅的沟槽的内壁上设有栅氧层。Vge＞0V，栅氧层表面反型成电子，与N基区的空穴形成耗尽层。
[0025]作为一种实施方式，所述真栅有多个，且真栅之间相邻。真栅之间的耗尽层相连，相当于增加Cge之间间距，Cge减小，Cies减小。
[0026]作为一种实施方式，低输入电容的绝缘栅双极型晶体管还包括连接真栅的栅电极。
[0027]本技术的Cies小，Eon小，不影响Cres，Ets小。
[0028]尽管已经示出和描述了本技术的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本技术的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本技术的范围由所附权利要求及其等同范围限定。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低输入电容的绝缘栅双极型晶体管，其特征在于，包括N基区，N基区上设有Pbody层，Pbody层内开设有底部延伸至N基区的真栅和假栅，Pbody层上设有介质SiO2层，介质SiO2层上对应相邻的真栅和假栅之间处开设有接触孔，真栅...

【专利技术属性】
技术研发人员：吴远贵，刘振海，
申请(专利权)人：深圳市谷峰电子有限公司，
类型：新型
国别省市：