像素驱动电路、驱动控制方法和显示面板技术

本申请公开了一种像素驱动电路和显示面板。像素驱动电路用于驱动发光元件，像素驱动电路驱动模块和灰阶调节模块，其中，驱动模块分别连接栅极电压端、第一电源端、发光元件以及灰阶调节模块，驱动模块用于在栅极电压端和第一电源端的共同控制下生成显示第一灰阶范围的第一驱动电流并传输给发光元件。灰阶调节模块还连接第一电源端和第一数据端，灰阶调节模块用于在第一电源端和第一数据端的共同控制下，调节驱动模块以使驱动模块在栅极电压端和第一电源端的共同控制下生成显示第二灰阶范围的第二驱动电流并传输给发光元件。如此，通过灰阶调节模块对驱动模块的控制，能够实现发光元件的多灰阶显示，提升了视觉效果。提升了视觉效果。提升了视觉效果。

【技术实现步骤摘要】
像素驱动电路、驱动控制方法和显示面板


[0001]本申请涉及显示
，特别是一种像素驱动电路、驱动控制方法和显示面板。

技术介绍

[0002]Micro/Mini/O
‑
LED等显示技术中，具有低驱动电压、超高亮度、长寿命、耐高温等特点，被认为是最具竞争力的下一代显示技术。
[0003]相关技术中，Micro/Mini/O
‑
LED等发光器件可通过像素驱动电路中的电流实现LED显示，并根据不同的数据(Data)电压实现不同灰阶显示，进一步通过伽马(Gamma)调试，实现真实画面的显示。一方面，在中低灰阶Gamma调试时，由于低灰阶Gamma斜率远小于高灰阶，需要更小的Data step(Data最小分压能力)才能完全实现实现低灰阶亮度，另一方面，LED的发光效率以及发射光线的亮度以及色坐标会随着电流密度变化而变化，需要大电流密度的驱动电流来保证LED显示的发光效率以及发出稳定的光线，而驱动电流的大小与数据电压的大小呈正相关，IC能满足的最小Data分压有限，使得Micro/Mini
‑
LED、OLED显示无法完全实现低灰阶。

技术实现思路

[0004]本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提供了一种像素驱动电路、驱动控制方法和显示面板。
[0005]本申请实施方式的像素驱动电路用于驱动发光元件，所述像素驱动电路包括驱动模块和灰阶调节模块；
[0006]其中，所述驱动模块分别连接栅极电压端、第一电源端、所述发光元件以及所述灰阶调节模块，所述驱动模块用于在所述栅极电压端和所述第一电源端的共同控制下生成显示第一灰阶范围的第一驱动电流并传输给所述发光元件；
[0007]所述灰阶调节模块还连接所述第一电源端和第一数据端，所述灰阶调节模块用于在所述第一电源端和所述第一数据端的共同控制下，调节所述驱动模块以使所述驱动模块在所述栅极电压端和所述第一电源端的共同控制下生成显示第二灰阶范围的第二驱动电流并传输给所述发光元件。
[0008]在某些实施方式中，所述驱动模块包括第一驱动晶体管和第二驱动晶体管；其中
[0009]所述第一驱动晶体管的第一极接入所述第一电源端，所述第一驱动晶体管的第二极连接所述发光元件，所述第一驱动晶体管的栅极连接所述栅极电压端，所述第一驱动晶体管用于生成所述第一驱动电流；
[0010]所述第二驱动晶体管的第一极连接所述灰阶调节模块，所述第二驱动晶体管的第二极连接所述发光元件，所述第二驱动晶体管的栅极连接所述栅极电压端，所述第一晶体管和所述第二晶体管用于共同生成所述第二驱动电流。
[0011]在某些实施方式中，所述第一驱动晶体管的沟道宽长比小于所述第二驱动晶体管的沟道宽长比。
[0012]在某些实施方式中，所述像素驱动电路还包括第一数据写入模块，所述第一数据写入模块分别连接第二数据端、第一栅极控制端、所述驱动模块和所述灰阶调节模块，所述第一数据写入模块用于在所述第一栅极控制端的控制下，将数据信号写入所述驱动模块。
[0013]在某些实施方式中，所述数据写入模块包括数据写入晶体管，所述数据写入晶体管的第一极连接所述第二数据端，所述数据写入晶体管的栅极连接所述第一栅极控制端，所述数据写入晶体管的第二极连接所述驱动模块和灰阶调节模块。
[0014]在某些实施方式中，所述灰阶调节模块包括第一晶体管；其中
[0015]所述第一晶体管的第一极连接所述第一电源端，所述第一晶体管的第二极连接所述第二驱动晶体管的第一极，所述第一晶体管的栅极连接所述第一数据端。
[0016]在某些实施方式中，所述像素驱动电路还包括补偿模块，
[0017]所述补偿模块连接所述栅极电压端、所述第一驱动晶体管的第二极和所述第二驱动晶体管的第二极，所述补偿模块用于补偿所述第一驱动晶体管和所述第二驱动晶体管的阈值电压。
[0018]在某些实施方式中，所述补偿模块包括补偿晶体管；其中
[0019]所述补偿晶体管的第一极连接所述第一驱动晶体管的第二极和第二驱动晶体管的第二极，所述补偿晶体管的第二极连接所述栅极电压端，所述补偿晶体管的栅极连接所述第一栅极控制端。
[0020]在某些实施方式中，所述像素驱动电路还包括稳压模块，所述稳压模块连接所述第一电源端、所述驱动模块和所述灰阶调节模块，所述稳压模块用于稳定所述驱动模块和所述灰阶调节模块的控制端电压。
[0021]在某些实施方式中，所述稳压模块包括第一存储电容和第二存储电容；其中
[0022]所述第一存储电容的第一极连接所述栅极电压端，所述第一存储电容的第二极连接所述第一电源端；
[0023]所述第二存储电容的第一极连接所述灰阶调节模块，所述第二存储电容的第二极连接所述第一电源端。
[0024]在某些实施方式中，所述像素驱动电路还包括复位模块，所述复位模块连接复位信号端、复位控制端、所述驱动模块和所述发光元件，所述复位模块用于在所述复位信号端和所述复位控制端的控制下，对所述驱动模块和/或所述发光元件进行复位。
[0025]在某些实施方式中，所述复位模块包括第一复位晶体管和第二复位晶体管；其中
[0026]所述第一复位晶体管的第一极连接所述复位信号端，所述第一复位晶体管的第二极连接所述栅极电压端，所述第一复位晶体管的栅极连接所述复位控制端；
[0027]所述第二复位晶体管的第一极连接所述复位信号端，所述第二复位晶体管的第二极连接所述发光元件，所述第二复位晶体管的栅极连接所述复位控制端。
[0028]在某些实施方式中，所述像素驱动电路还包括发光控制模块，所述发光控制模块连接发光控制端、所述第一电源端、所述驱动模块、所述灰阶调节模块和所述发光元件，所述发光控制模块用于在所述发光控制端的控制下使所述驱动模块和所述灰阶调节模块与所述第一电源端连接，和/或使所述驱动模块与所述发光元件连接。
[0029]在某些实施方式中，所述发光控制模块包括第一发光控制晶体管和第二发光控制晶体管；其中
[0030]所述第一发光控制晶体管的第一极连接所述第一电源端，所述第一发光控制晶体管的第二极连接所述驱动模块和所述灰阶调节模块，所述第一发光控制晶体管的栅极连接所述发光控制端；
[0031]所述第二发光控制晶体管的第一极连接所述驱动模块，所述第二发光控制晶体管的第二极连接所述发光元件，所述第二发光控制晶体管的栅极连接所述发光控制端。
[0032]在某些实施方式中，所述像素电路包括第二数据写入模块，所述第二数据写入模块连接第一数据端、第二栅极控制端和所述灰阶调节模块，所述第二数据写入模块用于在所述第二栅极控制端的控制下，使所述灰阶调节模块与所述第一栅极数据端连接。
[0033]在某些实施方式中，所述第二数据写入模块包括第二晶体管，所述第二晶体管的第一极连接所述第一数据端，所述第二晶体管的栅极连接所述第二栅极控制端，所述第二晶体管的第二极连接所述灰阶调节本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素驱动电路，用于驱动发光元件，其特征在于，所述像素驱动电路包括驱动模块和灰阶调节模块；其中，所述驱动模块分别连接栅极电压端、第一电源端、所述发光元件以及所述灰阶调节模块，所述驱动模块用于在所述栅极电压端和所述第一电源端的共同控制下生成显示第一灰阶范围的第一驱动电流并传输给所述发光元件；所述灰阶调节模块还连接所述第一电源端和第一数据端，所述灰阶调节模块用于在所述第一电源端和所述第一数据端的共同控制下，调节所述驱动模块以使所述驱动模块在所述栅极电压端和所述第一电源端的共同控制下生成显示第二灰阶范围的第二驱动电流并传输给所述发光元件。2.如权利要求1所述的像素驱动电路，其特征在于，所述驱动模块包括第一驱动晶体管和第二驱动晶体管；其中所述第一驱动晶体管的第一极接入所述第一电源端，所述第一驱动晶体管的第二极连接所述发光元件，所述第一驱动晶体管的栅极连接所述栅极电压端，所述第一驱动晶体管用于生成所述第一驱动电流；所述第二驱动晶体管的第一极连接所述灰阶调节模块，所述第二驱动晶体管的第二极连接所述发光元件，所述第二驱动晶体管的栅极连接所述栅极电压端，所述第一晶体管和所述第二晶体管用于共同生成所述第二驱动电流。3.如权利要求2所述的像素驱动电路，其特征在于，所述第一驱动晶体管的沟道宽长比小于所述第二驱动晶体管的沟道宽长比。4.如权利要求2所述的像素驱动电路，其特征在于，所述像素驱动电路还包括第一数据写入模块，所述第一数据写入模块分别连接第二数据端、第一栅极控制端、所述驱动模块和所述灰阶调节模块，所述第一数据写入模块用于在所述第一栅极控制端的控制下，将数据信号写入所述驱动模块。5.如权利要求4所述的像素驱动电路，其特征在于，所述数据写入模块包括数据写入晶体管，所述数据写入晶体管的第一极连接所述第二数据端，所述数据写入晶体管的栅极连接所述第一栅极控制端，所述数据写入晶体管的第二极连接所述驱动模块和灰阶调节模块。6.如权利要求5所述的像素驱动电路，其特征在于，所述灰阶调节模块包括第一晶体管；所述第一晶体管的第一极连接所述第一电源端，所述第一晶体管的第二极连接所述第二数据端，所述第一晶体管的栅极连接所述第一数据端。7.如权利要求2所述的像素驱动电路，其特征在于，所述像素驱动电路还包括补偿模块，所述补偿模块连接所述栅极电压端、所述第一驱动晶体管的第二极和所述第二驱动晶体管的第二极，所述补偿模块用于补偿所述第一驱动晶体管和所述第二驱动晶体管的阈值电压。8.如权利要求7所述的像素驱动电路，其特征在于，所述补偿模块包括补偿晶体管；其中所述补偿晶体管的第一极连接所述第一驱动晶体管的第二极和第二驱动晶体管的第二极，所述补偿晶体管的第二极连接所述栅极电压端，所述补偿晶体管的栅极连接所述第
一栅极控制端。9.如权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括稳压模块，所述稳压模块连接所述第一电源端、所述驱动模块和所述灰阶调节模块，所述稳压模块用于稳定所述驱动模块和所述灰阶调节模块的控制端电压。10.如权利要求9所述的像素驱动电路，其特征在于，所述稳压模块包括第一存储电容和第二存储电容；其中所述第一存储电容的第一极连接所述栅极电压端，所述第一存储电容的第二极连接所述第一电源端；所述第二存储电容的第一极连接所述灰阶调节模块，所述第二存储电容的第二极连...

【专利技术属性】
技术研发人员：刘冬妮，玄明花，齐琪，刘静，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：