一种SRAM芯片安全性能的测试方法技术

本发明专利技术涉及一种SRAM芯片安全性能的测试方法，属于芯片检测技术领域，解决了现有技术评估变量过于单一、无法准确衡量老化压印的问题。该方法包括步骤：对多个待测SRAM芯片上电，并对其存储阵列的背栅电压进行初始化，获得每一SRAM芯片的一次上电初值；向所有SRAM芯片写入统一数据，将写入统一数据后的SRAM芯片分组，每组设置不同的背栅电压，分别在不同辐照环境中保持预定时间；对所有SRAM芯片重新上电，获得每一SRAM芯片的二次上电初值；分别将不同辐照环境下的、不同组的每一SRAM芯片的二次上电初值、对应的一次上电初值输入至老化压印力度模型，获得不同辐照环境下每一SRAM芯片的老化压印力度，进而得到待测SRAM芯片的安全性能测试结果。性能测试结果。性能测试结果。

【技术实现步骤摘要】
一种SRAM芯片安全性能的测试方法


[0001]本专利技术涉及测试
，尤其涉及一种SRAM芯片安全性能的测试方法。

技术介绍

[0002]在SRAM芯片投入使用前，需要对其进行安全性能的测试。为了保护数据安全，现有的安全芯片系统一旦检测到未授权的非法访问，会切断SRAM芯片的电源以避免攻击者窃取数据。但是，SRAM芯片存在信息残留问题，会部分恢复掉电前存储的信息。即利用某一存储单元长期存储固定数据时，对称的两个MOS管将发生不同程度的BTI老化效应，产生永久性阈值电压失配，导致该单元上电后有一定概率(约10％～20％)读出与原存储数值相反的上电初值。
[0003]现有技术测试SRAM芯片老化时存在变量单一的问题，目前，只考虑了电压对老化的影响。此外，通过比较图片的差异判断很难准确地评估SRAM芯片的老化情况。

技术实现思路

[0004]鉴于上述的分析，本专利技术实施例旨在提供一种SRAM芯片安全性能的测试方法，用以解决现有技术评估变量过于单一、无法准确衡量老化程度的问题。
[0005]一方面，本专利技术实施例提供了一种SRAM芯片安全性能的测试方法，包括如下步骤：
[0006]对多个待测SRAM芯片上电，对其存储阵列的背栅电压进行初始化，获得每一待测SRAM芯片初始化后的一次上电初值；
[0007]向所有SRAM芯片写入统一数据，将写入统一数据后的SRAM芯片分组，每组设置不同的背栅电压，并分别在不同辐照环境中保持预定时间后断电；
[0008]对所有SRAM芯片重新上电，获得每一SRAM芯片重新上电后的二次上电初值；
[0009]分别将不同辐照环境下的每组中的每一SRAM芯片的二次上电初值、对应的一次上电初值输入至老化压印力度模型，获得不同辐照环境下每组中每一SRAM芯片的老化压印力度；
[0010]根据上述不同辐照环境下的每组中每一SRAM芯片的老化压印力度，得到所述待测SRAM芯片的安全性能测试结果。
[0011]上述技术方案的有益效果如下：提出了一种多变量且便于定量化的SRAM老化压印力度测试方法。考虑通过背栅电压以及辐照效应的引入，解决了现有技术测试SRAM芯片老化时变量单一的问题，同时通过试验测量的数据，以及自定义的老化压印力度模型，不再需要通过肉眼比较图片模糊程度判断老化情况，解决了老化压印力度难以定量评估的问题。通过比较一批SRAM芯片的抗老化压印能力，同时兼顾背栅与辐照等多个变量的影响因素，使最终对待测SRAM芯片安全性能达标的评估结果更加全面可信。上述方法能直接应用于已经投入使用的SRAM芯片，定量分析其安全性能是否达标，评估对应的安全系统是否存在安全漏洞。经大量试验验证，结果可信。
[0012]基于上述方法的进一步改进，所述上电初值为上电后待测SRAM芯片中值为1的存
储单元数量与值为0的存储单元数量的比值；
[0013]所述对多个待测SRAM芯片上电，并对其存储阵列的背栅电压进行初始化，获得每一待测SRAM芯片初始化后的一次上电初值的步骤，包括：
[0014]分别将每一待测SRAM芯片接入测试系统，通过测试系统对SRAM芯片上电；
[0015]将SRAM芯片的存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压均置为0V，完成初始化，统计初始化后存储阵列中1、0的个数与比例；
[0016]将上述过程重复n次，按照下式计算Rate1，作为每一待测SRAM芯片初始化后的一次上电初值
[0017][0018]式中，N
1i
为第i次测试中存储阵列单元为1的个数，N
0i
为第i次测试中存储阵列单元为0的个数，n为重复上电初始化的次数，也是测试次数。
[0019]上述进一步改进方案的有益效果是：控制SRAM芯片的存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压，排除电压波动带来的干扰。重复统计上电初值，减小强抖动节点带来的影响。
[0020]进一步，所述测试系统包括依次连接的测试板和FPGA芯片；
[0021]测试板，用于接入待测SRAM芯片，根据FPGA芯片的控制对其存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压进行调节；以及，将SRAM芯片的存储阵列存储的信息输出至FPGA芯片；
[0022]FPGA芯片，用于测试时向测试板发送初始化指令，所述初始化指令用于将SRAM芯片的存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压均置为0V；以及，初始化完成后，向测试板发送读写指令，并接收测试板反馈的存储阵列存储的信息；所述信息包括存储阵列中1、0的个数与比例。
[0023]上述进一步改进方案的有益效果是：待测SRAM芯片
‑
测试板
‑
FPGA芯片的连接形式简单方便，能够实现快速测试，获得数据(存储阵列存储的信息)。
[0024]进一步，所述分组至少包括以下5组：
[0025]NMOS晶体管负偏且PMOS晶体管负偏的分组；
[0026]NMOS晶体管负偏且PMOS晶体管正偏的分组；
[0027]NMOS晶体管零偏且PMOS晶体管零偏的分组；
[0028]NMOS晶体管正偏且PMOS晶体管负偏的分组；
[0029]NMOS晶体管正偏且PMOS晶体管正偏的分组；
[0030]并且，每组至少包括15个SRAM芯片。
[0031]上述进一步改进方案的有益效果是：考量了各种背栅的偏置情况，以确定老化压印的背栅最劣偏置条件。设置多组SRAM芯片进行测试，以保证数据的可信度。每组至少包括15个SRAM芯片，才能保证安全性能测试结果可信。
[0032]进一步，所述辐照环境至少包括三种，每两种辐照环境的辐射剂量之间的跨度不小于100krad(Si)，最高辐射剂量大于300krad(Si)。
[0033]上述进一步改进方案的有益效果是：引入了辐照环境的考量，安全性能测试结果纳入了多种辐照环境对老化压印的影响。
[0034]进一步，所述统一数据为全0或全1；
[0035]辐射环境的辐射剂量率为50rad/s时，预定时间大于等于2000s。
[0036]上述进一步改进方案的有益效果是：进一步保证每两种辐照环境的辐射剂量之间的跨度不小于100krad(Si)。
[0037]进一步，每个SRAM芯片的测试次数不少于3次。
[0038]上述进一步改进方案的有益效果是：多次测试以确保数据的可信度。
[0039]进一步，所述老化压印力度模型为
[0040][0041][0042]式中，Φ()为标准正态累积分布函数，Ratio1为一次上电初值中1、0的比例，Ratio3为二次上电初值中1、0的比例，σ
noise
为噪声影响因子，T为预定时间；F
j
表示第j次测试获得的老化压印力度F
j
，α为辐照环境系数，dose为辐照环境中的辐射剂量本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SRAM芯片安全性能的测试方法，其特征在于，包括步骤：对多个待测SRAM芯片上电，对其存储阵列的背栅电压进行初始化，获得每一待测SRAM芯片初始化后的一次上电初值；向所有SRAM芯片写入统一数据，将写入统一数据后的SRAM芯片分组，每组设置不同的背栅电压，并分别在不同辐照环境中保持预定时间后断电；对所有SRAM芯片重新上电，获得每一SRAM芯片重新上电后的二次上电初值；分别将不同辐照环境下的、每组中每一SRAM芯片的二次上电初值、对应的一次上电初值输入至老化压印力度模型，获得不同辐照环境下每组中每一SRAM芯片的老化压印力度；根据上述不同辐照环境下的每组中每一SRAM芯片的老化压印力度，得到所述待测SRAM芯片的安全性能测试结果。2.根据权利要求1所述的SRAM芯片安全性能的测试方法，其特征在于，所述上电初值为上电后待测SRAM芯片中值为1的存储单元数量与值为0的存储单元数量的比值；所述对多个待测SRAM芯片上电，并对其存储阵列的背栅电压进行初始化，获得每一待测SRAM芯片初始化后的一次上电初值的步骤，包括：分别将每一待测SRAM芯片接入测试系统，通过测试系统对SRAM芯片上电；将SRAM芯片的存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压均置为0V，统计初始化后存储阵列中1、0的个数与比例；将上述过程重复n次，按照下式计算Rate1，作为每一待测SRAM芯片初始化后的一次上电初值：式中，N
1i
为第i次测试中存储阵列单元为1的个数，N
0i
为第i次测试中存储阵列单元为0的个数，n为重复上电初始化的次数。3.根据权利要求2所述的SRAM芯片安全性能的测试方法，其特征在于，所述测试系统包括依次连接的测试板和FPGA芯片；测试板，用于接入待测SRAM芯片，根据FPGA芯片的控制对其存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压进行调节；以及，将SRAM芯片的存储阵列存储的信息输出至FPGA芯片；FPGA芯片，用于测试时向测试板发送初始化指令，所述初始化指令用于将SRAM芯片的存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压均置为0V；以及，初始化完成后，向测试板发送读写指令，并接收测试板反馈的存储阵列存储的信息；所述信息包括存储阵列中1、0的个数与比例。4.根据权利要求1
‑
3之一所述的SRAM芯片安全性能的测试方法，其特征在于，所述...

【专利技术属性】
技术研发人员：李博，苏泽鑫，宿晓慧，王磊，卜建辉，赵发展，韩郑生，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：