一种基于ZYNQ芯片的数据存储及传输系统技术方案

本发明专利技术公开一种基于ZYNQ芯片的数据存储及传输系统，包括上位机和基于ZYNQ开发板的主控设备，主控设备包括显控交互模块、内部通信模块和核心处理模块；内部通信模块通过网络接口分别与显控交互模块和核心处理模块进行通信，核心处理模块由上位机控制，通过内部通信模块与外部通信设备实现通信，并对接收到的数据进行处理、数据连续存储和工作日志存储，显控交互模块通过内部通信模块接收核心处理模块的运行状态、工作日志和相应数据。本发明专利技术技术方案提供一种高速大容量的传输方式，解决了现有雷达系统中的数据传输及日志存储后期回放的问题。放的问题。放的问题。

A data storage and transmission system based on zynq chip

【技术实现步骤摘要】
一种基于ZYNQ芯片的数据存储及传输系统


[0001]本专利技术涉及雷达通信技术，具体涉及一种基于ZYNQ芯片的数据存储及传输系统。

技术介绍

[0002]作为信息处理的重要组成部分，高速连续数据传输已经在很多方面得到应用，特别在电子对抗领域，电子侦察的信号已然呈现出“大数据”的趋势。随着各种复杂雷达技术及人工智能在电子侦察处理信号的深入应用，对数据的采集也提出了更高的要求。
[0003]但目前设备大多采用固态硬盘、SD卡等外部存储模式，在机载等场景使用时，由于可靠性较低，面对的环境较为复杂，温度要求苛刻，颠簸严重，很可能导致外部存储失效。
[0004]对于在实际对雷达干扰过程中对其干扰不理想或者一些异常情况往往需要复盘及分析，所以往往需要将使用过程中一些信息定期存储下来。便于后期在进行复盘时能够从数据中了解设备运行时的实际工作情况，为后期提高产品性能、提升稳定性，实现更加有效的干扰效果奠定基础。这个存储需要一定的容量要求。往往需要增加一个存储模块，不仅增加成本还增加了体积，不利于适用更小型化的应用场景。

技术实现思路

[0005]专利技术目的：本专利技术的目的在于解决现有技术中存在的不足，提供一种基于ZYNQ芯片的数据存储及传输系统，能够连续高速数据传输及工作日志存取。
[0006]技术方案：本专利技术的一种基于ZYNQ芯片的数据存储及传输系统，包括上位机和基于ZYNQ开发板的主控设备，主控设备包括显控交互模块、内部通信模块和核心处理模块；所述内部通信模块通过网络接口分别与显控交互模块和核心处理模块进行通信，内部通信模块基于串行数据接口连接于外部通信设备；也就是说内部通信模块实现PL到PS以及PS到PL的数据交互、所有外设的数据交互；所述核心处理模块由上位机控制，通过内部通信模块与外部通信设备实现通信，并对接收到的数据进行处理、数据连续存储和工作日志存储，并将对应信息实时传输给外部通信设备，同时将存储及传输器的工作状态和存储数据按时序发送至上位机；所述显控交互模块通过内部通信模块接收核心处理模块的运行状态、工作日志和其他相关数据（包括各个外部通信设备接口通信的命令控制报文等）；以及通过上位机配置相关参数下发给核心处理模块以进行各种数据的输入输出及命令控制；上位机通过网络协议接口和串行接口分别给核心处理模块发送指令。
[0007]进一步地，所述上位机设有X86处理器、100/1000M以太网接口、液晶屏接口和串行接口， X86处理器配置相关参数下发给核心处理模块以进行各种数据的输入输出及命令控制；上位机通过100/1000M以太网接口和串行接口分别给核心处理模块发送指令，通过液晶屏接口连接显示器。本专利技术的上位机可运行win10操作系统，并根据实际应用需要配置不同上位机应用软件。
[0008]进一步地，所述核心处理模块包括EMMC存储器、DDR3缓存器、100/1000M以太网接口、SPI接口、UART 以及ZYNQ芯片自带PL的PFGA处理器和PS的ARM处理器；通过100/1000M以
太网接口与上位机通信，SPI接口用于和外部信号产生单元通信，UART包括422和232，422用于接无线数传，远距离和上位机通信，可用于靶机、船舰等远距离通信场景。232可用于接外部其他设备，如电池、微波等T；核心处理模块对数据进行连续存储，包括以下步骤：步骤1)、ZYNQ的PL端通过外部通信设备获取连续的数据，然后经过FIFO缓存于DDR3缓存器A，当达到一定门限后将数据再缓存于DDR3缓存器B，当再次达到一定门限后后重新缓存于DDR3缓存器A，将接收的数据依次循环缓存在DDR3缓存器A和DDR3缓存器B中；步骤2)、ZYNQ的PS端核1通过标志位来判断当前DDR3写入的状态；当数据开始缓存在DDR3缓存器B中时，PS端核1不断读取DDR3缓存器A里的数据，达到门限后将读取的数据一并写入EMMC存储器中；当数据开始缓存在DDR3缓存器A中时，PS端核1不断读取DDR3缓存器B里的数据，达到门限后将当前读取的数据一并写入EMMC存储器中；依次循环来读取DDR3缓存器A和DDR3缓存器B中的数据，最终都存储于EMMC存储器中。
[0009]步骤3)、若需导出EMMC存储器中的数据，则通过上位机发送EMMC数据导出命令；核心处理模块通过内部通信模块接收导出命令后，通过读写指针来判断需要上传的数据包数，并且按照数据包格式将EMMC存储器中存储的数据一包包的上传给上位机；步骤4）、上位机将接收到的数据解析后形成可读文件存于本地指定文件夹；在上述步骤1)至步骤4）过程中，上位机可随时通过中止命令结束设备核心处理模块的数据上传；且上位机可随时通过覆盖命令复位EMMC存储，使EMMC从头开始存储。
[0010]进一步地，所述核心处理模块包括EMMC存储器、DDR3缓存器、100/1000M以太网接口、SPI接口、UART以及 ZYNQ芯片自带PL的PFGA处理器和PS的ARM处理器；主核SPI接口用于接信号产生单元，UART和100/1000M以太网接口用于和上位机报文通信，从核用于定时存储工作日志，包括接收到上传命令后，用于通过100/1000M以太网把存储的工作日志传给上位机；核心处理模块对工作日志进行存储，详细过程如下：步骤1）、将EMMC存储器内部划分成三个不同功能的存储区域且基地址不同；其中，存储区域一存储工作日志，存储区域二存储PDW数据，存储区域三存储EDW数据；步骤2）、ZYNQ的PS端核2 将运行中的本机状态、外设状态及运行过程的相应数据定期以报文格式汇总成数据包，并将数据包存入DDR3缓存器的特殊缓存区；步骤3）、ZYNQ的PS端核1通过标志位判断去读取DDR3缓存器的特殊缓存区内的数据包并存入EMMC存储器中；步骤4)、若需导出EMMC存储器中的数据时，则通过上位机发送日志数据导出命令；核心处理模块通过内部通信模块接收导出命令后，通过读写指针来判断需要上传的数据包数，并按照数据包格式将EMMC存储器中存储的日志数据包按序上传给上位机；步骤5)、上位机将接收到的数据包解析后形成可读文件存于本地指定文件夹；步骤6)、上位机点击日志回放命令后去读取解析后的文件，形成指定的显示效果；且可复现其中任意一段的交互命令，实现异常问题的复现；上述步骤1）至步骤5）过程中，上位机可通过中止命令随时结束设备核心处理模块的数据上传，以及可通过覆盖命令复位EMMC存储，使EMMC从头开始存储。
[0011]进一步地，将所述EMMC存储器中存储的数据导出至上位机的具体过程为：
步骤1）、将ZYNQ的PS端通过TCP/UDP接口和RS422接口连接至上位机；步骤2）、上位机通过TCP/UDP和RS422给ZYNQ的PS端发送导出指令；步骤3）、ZYNQ的PS端按照导出指令以及结合EMMC读写的指针确认传递包数；PS端读取EMMC存储数据，并且按照单签数据包格式，分包上传至上位机。
[0012]进一步地，所述内部通信模块使用TCP/UDP网络通信协议通过对应接口分别连接显控交互模块和核心处理模块；所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于ZYNQ芯片的数据存储及传输系统，其特征在于：包括上位机和基于ZYNQ开发板的主控设备，主控设备包括显控交互模块、内部通信模块和核心处理模块；所述内部通信模块通过网络接口分别与显控交互模块和核心处理模块进行通信，内部通信模块基于串行数据接口连接于外部通信设备；所述核心处理模块由上位机控制，通过内部通信模块与外部通信设备实现通信，并对接收到的数据进行处理、数据连续存储和工作日志存储，并将对应信息实时传输给外部通信设备，同时将存储及传输器的工作状态和存储数据按时序发送至上位机；所述显控交互模块通过内部通信模块接收核心处理模块的运行状态、工作日志和其他相关数据相应数据；以及通过上位机配置相关参数下发给核心处理模块以进行各种数据的输入输出及命令控制；上位机通过网络协议接口和串行接口分别给核心处理模块发送指令；所述核心处理模块包括EMMC存储器、DDR3缓存器、100/1000M以太网接口、SPI接口、UART 以及ZYNQ芯片自带PL的PFGA处理器和PS的ARM处理器；通过100/1000M以太网接口与上位机通信，通过SPI接口与外部信号产生单元通信，通过UART串口实现与上位机通信；核心处理模块对数据进行连续存储，包括以下步骤：步骤1)、ZYNQ的PL端通过外部通信设备获取连续的数据，然后经过FIFO缓存于DDR3缓存器A，当达到一定门限后将数据再缓存于DDR3缓存器B，当再次达到一定门限后后重新缓存于DDR3缓存器A，将接收的数据依次循环缓存在DDR3缓存器A和DDR3缓存器B中；步骤2)、ZYNQ的PS端核1通过标志位来判断当前DDR3写入的状态；当数据开始缓存在DDR3缓存器B中时，PS端核1不断读取DDR3缓存器A里的数据，达到门限后将读取的数据一并写入EMMC存储器中；当数据开始缓存在DDR3缓存器A中时，PS端核1不断读取DDR3缓存器B里的数据，达到门限后将当前读取的数据一并写入EMMC存储器中；依次循环来读取DDR3缓存器A和DDR3缓存器B中的数据，最终都存储于EMMC存储器中。步骤3)、若需导出EMMC存储器中的数据，则通过上位机发送EMMC数据导出命令；核心处理模块通过内部通信模块接收导出命令后，通过读写指针来判断需要上传的数据包数，并且按照数据包格式将EMMC存储器中存储的数据一包包的上传给上位机；步骤4）、上位机将接收到的数据解析后形成可读文件存于本地指定文件夹；在上述步骤1)至步骤4）过程中，上位机可随时通过中止命令结束设备核心处理模块的数据上传；且上位机可随时通过覆盖命令复位EMMC存储，使EMMC从头开始存储。2.根据权利要求1所述的基于ZYNQ芯片的数据存储及传输系统，其特征在于：所述上位机设有X86处理器、100/1000M以太网接口、液晶屏接口和串行接口，X86处理器配置相关参数下发给核心处理模块以进行各...

【专利技术属性】
技术研发人员：李继锋，李晃，朱文明，姚碧馨，贺润国，
申请(专利权)人：扬州宇安电子科技有限公司，
类型：发明
国别省市：