一种自适应的超低静态功耗漏电泄放电路制造技术

本实用新型专利技术提供一种自适应的超低静态功耗漏电泄放电路，包括误差放大器EA，PMOS功率管MP1，PMOS管MP2，PMOS管MP3，PMOS管MP4，所述误差放大器EA的正相输入端与反馈电压VFB相接，反相输入端与基准电压VREF相接，PMOS功率管MP1的源极与输入电压VDD相接，漏极与分压电阻串RF1、分压电阻串RF2相接，栅极与误差放大器输出端相接；本实用新型专利技术通过PMOS管MP2、PMOS管MP3、PMOS管MP4构成一种自适应的超低功耗漏电泄放电路，解决了在全工艺角、温度、电压下的LDO在空载时PMOS功率管MP1的漏电过大导致电路无法形成正常的负反馈的问题，并且在通常状态下，PMOS管MP2、PMOS管MP3、PMOS管MP4构成的电路处于截止状态，具有超低的静态功耗。具有超低的静态功耗。具有超低的静态功耗。

【技术实现步骤摘要】
一种自适应的超低静态功耗漏电泄放电路


[0001]本技术涉及半导体集成电路设计领域，尤其涉及一种超低功耗的自适应漏电泄放电路。

技术介绍

[0002]随着半导体集成电路产业不断的发展，各类的电源管理芯片也层出不穷，在各类电源管理芯片中，低压差线性稳压器(LDO)具有结构简单，稳定性高，电压纹波小，体积小等显著特点，也因此集成于各类芯片当中，这些芯片有的应用于高温的条件下，如航空航天领域、汽车领域、军工领域以及能源领域等，这些领域通常要求芯片工作在不同的环境温度下，有的甚至能达到180℃，在这样的高温环境下，LDO的功率管会产生很大的漏电流，如果LDO的漏电流大于负载电流，则会破坏LDO反馈环路的功能，造成LDO的功能失常，传统的漏电解决方案为在LDO的输出与地之间接一个反偏二极管来实现吸收功率管漏电的目的，然而，由于工艺的偏差，导致二极管与功率管的匹配性不是很好，可能会导致二极管吸收漏电的能力变差。

技术实现思路

[0003]高温环境下LDO的功率管的漏电过大，破坏了空载时整个LDO反馈环路的功能，因此本技术的目的为提供一种超低功耗的自适应漏电泄放电路，解决高温环境下漏电过大导致空载时LDO的反馈环路被破坏的问题。
[0004]本技术实现上述目的的技术解决方案是，一种自适应的超低静态功耗漏电泄放电路，其特征在于，所述电路包括误差放大器EA，PMOS功率管MP1，PMOS管MP2，PMOS管MP3，PMOS管MP4，所述误差放大器EA的正相输入端与反馈电压VFB相接，反相输入端与基准电压VREF相接，PMOS功率管MP1的源极与输入电压VDD相接，漏极与分压电阻串RF1、分压电阻串RF2相接，栅极与误差放大器输出端相接。
[0005]进一步地，所述的PMOS功率管MP1的漏极与PMOS管MP2的源极相接，PMOS管MP2的栅极与漏极相接，PMOS管MP3的源极与PMOS管MP2的漏极相接，PMOS管MP3的栅极与漏极相接，PMOS管MP4的源极与PMOS管MP3的漏极相接，PMOS管MP4的栅极与漏极相接，PMOS管MP4的漏极与地相接。
[0006]进一步地，所述的PMOS管MP2、PMOS管MP3、PMOS管MP4的衬底均与PMOS功率管MP1的漏极相接。
[0007]与传统的漏电解决方案不同，本方案具备鲜明的技术优势：本方案结构简单，通过三个与PMOS功率管MP1相同类型的PMOS管进行DIODE连接，实现了在全工艺角，温度，电压下的空载LDO的漏电问题，并且在通常状态下三个PMOS管处于截止状态，具备超低功耗的特点。
附图说明
[0008]图1是本技术用于自适应的超低静态功耗漏电泄放的电路结构示意图。
具体实施方式
[0009]以下便结合实施例附图，对本技术的具体实施方式作进一步的详述，以使本技术技术方案更易于理解、掌握，从而对本技术的保护范围做出更为清晰的界定。
[0010]本技术设计者针对LDO的PMOS功率管在高温时会产生大的漏电，且在空载时，大的漏电没有去处导致电流一直在负载电容上积累，从而令LDO输出电压一直增加至电源电压，破坏了LDO的环路稳定性，令LDO失去了环路反馈的功能的问题，综合多年工作积累的经验，专利技术了一种漏电泄放电路，目的在于在高温环境下，LDO处于空载的状态时，有通路泄放漏电，使得LDO具备正常的反馈环路。
[0011]参见附图1所示，本实施例中的一种自适应的超低静态功耗漏电泄放电路，该漏电泄放电路包括误差放大器EA，PMOS功率管MP1，PMOS管MP2，PMOS管MP3，PMOS管MP4，所述误差放大器EA的正相输入端与反馈电压VFB相接，反相输入端与基准电压VREF相接，PMOS功率管MP1的源极与输入电压VDD相接，漏极与分压电阻串RF1、分压电阻串RF2相接，栅极与误差放大器输出端相接。
[0012]在一个实施例中，PMOS功率管MP1的漏极与PMOS管MP2的源极相接，PMOS管MP2的栅极与漏极相接，PMOS管MP3的源极与PMOS管MP2的漏极相接，PMOS管MP3的栅极与漏极相接，PMOS管MP4的源极与PMOS管MP3的漏极相接，PMOS管MP4的栅极与漏极相接，PMOS管MP4的漏极与地相接，PMOS管MP2、PMOS管MP3、PMOS管MP4的衬底均与PMOS功率管MP1的漏极相接。
[0013]下面对漏电泄放电路的工作原理做一下说明：
[0014]PMOS功率管MP1与PMOS管MP2、PMOS管MP3、PMOS管MP4均为同一种类型的管子，这样保证了在不同工艺角、温度以及电压下，四个PMOS管的阈值电压是同步变化的，在通常状态下，PMOS功率管MP1的漏极输出VOUT为1.5V，PMOS管MP2、PMOS管MP3、PMOS管MP4的阈值电压在0.58V～0.63V之间，PMOS管MP2、PMOS管MP3、PMOS管MP4相对应的VGS2，VGS3，VGS4均小于他们的阈值电压Vth，因此漏电泄放电路处于截止状态，当处于高温环境时，根据PMOS管漏极电流公式:可知，V
th
随温度升高而降低，则PMOS功率管MP1的漏电流增加，PMOS管MP2、PMOS管MP3、PMOS管MP4组成的漏电泄放电路由于V
th
的减小，处于打开状态，形成了漏电泄放通路，保证了LDO在空载状态下漏电流不会一直在负载电容上积累，从而保护了LDO的环路稳定性，另外，PMOS管MP2、PMOS管MP3、PMOS管MP4的衬底均接在了PMOS功率管的漏极上，这是由于PMOS管的衬底电压越大，阈值电压越大，这样可以保证在全工艺角下的漏电泄放电路在通常状态下处于截止状态。
[0015]对于本领域技术人员而言，在不背离本技术的精神或基本特征的情况下，文中实例能够以其他的具体形式实现本技术。文中实例应当看作是示范性的，而且是非限制性的，本技术的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本技术内，不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自适应的超低静态功耗漏电泄放电路，其特征在于，所述电路包括误差放大器EA，PMOS功率管MP1，PMOS管MP2，PMOS管MP3，PMOS管MP4，所述误差放大器EA的正相输入端与反馈电压VFB相接，反相输入端与基准电压VREF相接，PMOS功率管MP1的源极与输入电压VDD相接，漏极与分压电阻串RF1、分压电阻串RF2相接，栅极与误差放大器EA输出端相接，所述的PMOS功率管MP1的漏极与PMOS管MP2的源极相...

【专利技术属性】
技术研发人员：ꢀ五一IntClG零五F一五七三，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：新型
国别省市：