用来进行存储器校准的方法、系统级芯片集成电路以及非暂态计算机可读取媒体技术方案

本发明专利技术涉及一种用来进行存储器校准的方法及系统级芯片集成电路。其中，该方法可包括：在一上电及初始化阶段中，控制该系统级芯片集成电路中的一物理层电路通过一焊垫组施加电源至一存储器，且对该存储器进行初始化；在一阻抗校准相关的阶段中，触发该存储器进行关于一组数据引脚的阻抗校准；在至少一后续阶段中，在进行针对读取的校准以及针对写入的校准中的任一校准的期间，进行对应于一预定遮罩上的一组测试点的数据存取测试，其中该预定遮罩相对于一数据眼是可移动的；以及依据该数据存取测试是否成功，选择性地结束该任一校准。选择性地结束该任一校准。选择性地结束该任一校准。

Methods for memory calibration, system level chip integrated circuits, and non transient computer readable media

【技术实现步骤摘要】
用来进行存储器校准的方法、系统级芯片集成电路以及非暂态计算机可读取媒体


[0001]本专利技术涉及集成电路(Integrated circuit，IC)的外部存储器控制，特别涉及一种用来进行存储器校准(memory calibration)的方法、相关的系统级芯片(System on Chip，可简称SoC)集成电路(Integrated Circuit，可简称IC)以及非暂态计算机可读取媒体(non
‑
transitory computer
‑
readable medium)。

技术介绍

[0002]依据相关技术，当具备一动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)的电子装置上电时，该DRAM可能需要经过对应于多个预备阶段的预备操作来准备就绪以供使用(ready for use)。为了便于理解，该多个预备阶段可包括关于初始化(Initialization)的一第一阶段、关于电阻/阻抗校准的另一阶段、以及一个或多个后续阶段。然而，可能发生某些问题。举例来说，该一个或多个后续阶段中的参数校准可能相当耗时，使得该电子装置的开机时间增加，这可能带来不良的使用者体验。但是，如果不进行该参数校准，则难以保证该电子装置正常操作。因此，需要一种新颖的方法及相关架构，以在没有副作用或不太可能带来副作用的情况下实现具有可靠校准机制的SoC IC。

技术实现思路

[0003]本专利技术的一个目的在于提供一种用来进行存储器校准的方法、相关的系统级芯片(System on Chip,SoC)集成电路以及非暂态计算机可读取媒体，以解决上述问题。
[0004]本专利技术的另一个目的在于提供一种用来进行存储器校准的方法、相关的系统级芯片集成电路以及非暂态计算机可读取媒体，以缩短电子装置的开机时间且带来更好的使用者体验。
[0005]本专利技术中的至少一个实施例提供一种用来进行存储器校准的方法，其中，该方法可应用于(applicable to)一系统级芯片集成电路。该方法可包括：在该系统级芯片集成电路的一上电及初始化阶段中，控制该系统级芯片集成电路中的一物理层电路通过一焊垫组施加电源至一存储器，且对该存储器进行初始化；在该系统级芯片集成电路的一阻抗校准相关的阶段中，触发该存储器进行关于一组数据引脚的阻抗校准；在该系统级芯片集成电路的至少一个后续阶段中，在进行针对读取的校准以及针对写入的校准中的任一校准的期间，进行对应于一预定遮罩上的一组测试点的数据存取测试，其中，该预定遮罩相对于一数据眼是可移动的；以及依据该数据存取测试是否成功，选择性地结束该任一校准。
[0006]本专利技术中的至少一实施例提供一种系统级芯片集成电路，其中，该系统级芯片集成电路具备存储器校准功能。该系统级芯片集成电路可包括：一处理电路，用来控制该系统级芯片集成电路的操作；一物理层电路，耦接至该处理电路，用来为该处理电路和一存储器进行通信；以及一焊垫组，其包括多个焊垫以作为该系统级芯片集成电路的端子，以供将该系统级芯片集成电路耦接于至少一外部元件，其中该至少一外部元件包括该存储器。例如，
在该系统级芯片集成电路的一上电及初始化阶段中，该处理电路控制该物理层电路通过该焊垫组施加电源至该存储器，且对该存储器进行初始化；在该系统级芯片集成电路的一阻抗校准相关的阶段中，该处理电路触发该存储器进行关于一组数据引脚的阻抗校准；在该系统级芯片集成电路的至少一后续阶段中，在进行针对读取的校准以及针对写入的校准中的任一校准的期间，该处理电路进行对应于一预定遮罩上的一组测试点的数据存取测试，其中该预定遮罩相对于一数据眼是可移动的；以及依据该数据存取测试是否成功，该处理电路选择性地结束该任一校准。
[0007]本专利技术中的至少一实施例提供一种非暂态计算机可读取媒体，其储存有代码，使得一系统级芯片集成电路在执行所述代码时进行一存储器校准程序，该存储器校准程序可包括：在该系统级芯片集成电路的一上电及初始化阶段中，控制该系统级芯片集成电路中的一物理层电路通过一焊垫组施加电源至一存储器，且对该存储器进行初始化；在该系统级芯片集成电路的一阻抗校准相关的阶段中，触发该存储器进行关于一组数据引脚的阻抗校准；在该系统级芯片集成电路的至少一后续阶段中，在进行针对读取的校准以及针对写入的校准中的任一校准的期间，进行对应于一预定遮罩上的一组测试点的数据存取测试，其中该预定遮罩相对于一数据眼是可移动的；以及依据该数据存取测试是否成功，选择性地结束该任一校准。
[0008]本专利技术的好处之一是，通过仔细设计的存储器校准机制，本专利技术能有效率地进行存储器校准以缩短电子装置的开机时间且带来更好的使用者体验。相较于相关技术，本专利技术能避免在校准期间使用耗时的扫描方式(例如，相对于所有可能的参数组合进行测试)。另外，本专利技术能在没有副作用或不太可能带来副作用的情况下实现具有可靠校准机制的系统级芯片集成电路。
附图说明
[0009]图1为依据本专利技术一实施例中的一种系统级芯片(System on Chip，可简称SoC)集成电路(Integrated Circuit，可简称IC)的示意图。
[0010]图2为依据本专利技术一实施例所示出的图1所示的系统级芯片集成电路的实施细节。
[0011]图3为依据本专利技术另一实施例所示出的图1所示的系统级芯片集成电路的实施细节。
[0012]图4为依据本专利技术一实施例所示出的一种用来进行存储器校准的方法的针对写入的一水平时间(horizontal timing)校准控制方案。
[0013]图5为依据本专利技术一实施例所示出的该方法的针对写入的一水平时间及参考电压校准控制方案。
[0014]图6为依据本专利技术一实施例所示出的该方法的针对读取的一水平时间及参考电压校准控制方案。
[0015]图7示出了图6所示的预定遮罩的相关联的参考电压的例子。
[0016]图8为依据本专利技术另一实施例所示出的该方法的针对读取的一水平时间及参考电压校准控制方案。
[0017]图9的下半部分为依据本专利技术的一个实施例所示出的该方法的快速校准控制方案，其中为了便于理解，图9的上半部分示出了一扫描型校准控制方案。
[0018]图10为依据本专利技术一实施例所示出的该方法的工作流程。
具体实施方式
[0019]图1为依据本专利技术一实施例中的一种系统级芯片(System on Chip，简称SoC)集成电路(Integrated Circuit，简称IC)100的示意图，其中SoC IC 100可位于一电子装置10中，进一步地，可被安装(mount)在电子装置10的一主电路板(例如印刷电路板)上，但本专利技术不限于此。如图1所示，除了SoC IC 100，电子装置10可包括一动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)100D，例如，DRAM 100D也可被安装在该主电路板上。另外，SoC IC 100可包括一非易失性存储器(n本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用来进行存储器校准的方法，可应用于一系统级芯片集成电路，所述方法包括：在所述系统级芯片集成电路的一上电及初始化阶段中，控制所述系统级芯片集成电路中的一物理层电路通过一焊垫组施加电源至一存储器，且对所述存储器进行初始化；在所述系统级芯片集成电路的一阻抗校准相关的阶段中，触发所述存储器进行关于一组数据引脚的阻抗校准；在所述系统级芯片集成电路的至少一后续阶段中，在进行针对读取的校准以及针对写入的校准中的任一校准的期间，进行对应于一预定遮罩上的一组测试点的数据存取测试，其中所述预定遮罩相对于一数据眼是可移动的；以及依据所述数据存取测试是否成功以选择性地结束所述任一校准。2.根据权利要求1所述的方法，其特征在于，依据所述数据存取测试是否成功以选择性地结束所述任一校准，还包括：依据所述数据存取测试是否成功，选择性地结束所述任一校准，以降低所述至少一后续阶段中所有校准的总时间。3.根据权利要求1所述的方法，其特征在于，依据所述数据存取测试是否成功以选择性地结束所述任一校准，还包括：响应于所述数据存取测试成功，结束所述任一校准。4.根据权利要求1所述的方法，其特征在于，依据所述数据存取测试是否成功以选择性地结束所述任一校准，还包括：响应于所述数据存取测试失败，触发以移动后的所述预定遮罩继续所述任一校准。5.根据权利要求1所述的方法，其特征在于，依据所述数据存取测试是否成功以选择性地结束所述任一校准，还包括：响应于所述数据存取测试成功，结束一目前回合的所述任一校准，或，响应于所述数据存取测试失败，触发另一回合的所述任一校准。6.根据权利要求1项所述的方法，其特征在于，所述预定遮罩相对于所述数据眼的可能位置对应于所述预定遮罩中心点的多个候选位置。7.根据权利要求6所述的方法，其特征在于，所述任一校准被进行至少一回合，其中所述一个或多个回合对应于所述多个候选位置中的至少一候选位置。8.根据权利要求1所述的方法，其特征在于，所述组测试点上...

【专利技术属性】
技术研发人员：谢泽毅，吴亭莹，吴舒旻，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：