一种利用ＣＭＯＳ晶体管设计的模拟概率异或门电路。主要由电流镜电路和模拟乘法器电路组成。利用输入、输出的电流值大小代表输入、输出的概率值，通过电路的不同结构形式实现概率的异或计算，本概率异或门电路可应用于电子神经网络计算和数字通信领域里的信道解码计算。使得这些计算在速度、功耗两方面比采用传统的数字逻辑门电路提高两个数量级。本电路是模块化电路，可广泛应用生物、数字通信以及其它需要概率计算的芯片设计中。
【技术实现步骤摘要】
本专利技术涉及一种应用于集成电路设计中的概率计算电路，特别是一种利用CMOS晶体管设计的模拟概率异或门电路。 本专利技术涉及信号与信息处理及集成电路设计领域。 在数字通信系统中，为了克服信道干扰，一般都采用纠错码编解码器。纠错码的解码从数学角度看有代数解码和概率解码两种方式。从电路实现形式上看一般都采用数字电路实现纠错码解码器。数字电路与代数解码配合得很好，但对于概率解码用数字电路实现起来比较复杂。 用模拟电路实现纠错码的解码，其数学基础是概率解码算法，动机主要有以下几方面一是随着通信速率的提高，用数字电路实现的纠错码解码器越来越不能满足速度的要求，需要充分利用模拟电路高速的优势；二是由于通信中特别是移动通信中要求低功耗，需要通过新型的电路设计减少电路功耗。三是一直以来，我们都知道代数编解码理论与数字VLSI之间配合得很好。通用的数字电路(二进制存储单元和逻辑门)适于有限域的代数运算。然而，这种配合在类似于维特比解码中所用的概率解码技术中却不合适。事实上，实现高速的维特比解码器要比相同比特率的BCH解码器大相当多的芯片面积。这种情况在Turbo码和低密度校验码中更加突出。首先，维特比解码中的最小和算法被和积算法取代，特别是等同于贝叶斯网络中的概率传播，更加不适合于数字电路的实现。其次，解码有迭代过程(相同的计算重复多次)，使得要进行很多的操作，用数字电路实现很繁琐。 因此需要考虑用模拟电路实现概率解码，关键是基于合适的算法和设计相应的单元模拟电路。和积算法适于用模拟VLSI实现，这种模拟解码器的主要优点是迭代没有了，解码器是一个异步的电子网络，速度快，功耗低。 本专利技术的优点是，基于和积算法设计了一种采用MOS管的模拟概率异或门单元电路，利用这个单元电路以及其它种类的概率门电路可以构造Turbo码，卷积格码，低密度校验码等类似码的模拟解码器。 一般而言，模拟电路对晶体管的偏差敏感，易受噪声的干扰，受温度的影响，电路设计复杂。但如果充分利用晶体管的非线性，通过系统设计，达到整体的精确，而局部或单个晶体管的不精确，并不影响整个电路工作的精确性。同时由于是直接把和积算法映射到晶体管电路，电路本身具有相应的网格结构，便于模块化设计，减少了模拟概率解码器的LSI实现的设计复杂程度，为解码器的实用化创造了条件。 本专利技术的内容是利用MOS晶体管处于亚阈值模式时的特性，设计出用于概率传播计算的各种概率门电路。概率异或门与数字电路中的逻辑异或门相对应，逻辑异或门的输入输出是代表逻辑值0或1的电压信号，概率异或门的是输入输出是代表概率值的电流信号。 代数解码器首先要把接收的解调信号(代表0，1值的实际波形信号，也称为软比特信号)，通过判决电路，判决出是0或1，以电压形式输出，称为硬比特信号，再通过各种数字逻辑电路，进行解码。缺点是判决时仅利用采样点进行判决，存在误差，解(译)码速度慢，功耗大，且对于需要迭代译码时，用数字电路不易实现。 概率译码是直接利用接收到的软比特信号进行通过概率门进行概率计算实现译码，译码完成后，再利用判决电路，判决出硬比特信号，提供给后级的数字电路。概率译码采用模拟电路实现，计算时类似于滤波电路，速度快，功耗低，对于迭代计算容易实现，且抗干扰能力不比相应的数字电路差。 概率异或门可形成固定的模块，在设计译码电路时可像利用逻辑异或门设计数字电路一样方便，克服了模拟电路设计烦琐的弊端。 本专利技术的目的是通过以下技术方案实现的主要由电流输入、输出电路和模拟乘法器电路等组成。利用输入、输出的电流值大小代表输入、输出的概率值，通过电路的不同结构形式实现概率的异或计算。利用MOS晶体管晶体管，设计了代表A路、B路的电流输入电路，代表F路的电流输出电路，以及利用电流值进行概率异或计算的模拟电路。在功能上实现输出的概率值是两路输入概率值的异或结果。 本专利技术的优点是 1.模拟乘法器单元的MOS管工作于亚阈值状态，电压和电流之间具有类似于双极性三极管的指数特性。实现乘法的电路结构简单，利用一个MOS管就可实现两路电流的乘法关系。 2.由于是利用单管实现乘法计算，在芯片设计时，占用的芯片面积小，设计相对简单，便于大规模集成电路的实现。 3.当MOS管工作于亚阈值状态时，工作电流极小，电路的功耗极低，在通信电路的芯片设计，特别是移动通信电路芯片设计时，功耗低具有特别重要的意义，在某些场合，低功耗是必须的要求，减少整机的耗电，具有很大的实用价值。 4.本专利技术设计的模拟概率异或门电路的输入、输出接口采用的是威尔逊电流源电路，与普通的电流源电路相比，具有更高的电流复制精度，同时采用电流源电路设计便于各种概率门电路之间的互联，便于设计大规模的模拟解码器芯片电路。 5.本专利技术设计的模拟概率异或门电路是通用的模拟概率计算电路，可广泛应用于Turbo码，卷积格码，低密度校验码等类似码的模拟解码器设计中。 6.利用本专利技术设计的模拟概率异或门电路实现的模拟解码器属于软判决译码器，与传统的数字电路实现的硬判决译码器相比，在相同信噪比的条件下，具有2-3dB的软判决译码增益。或者在相同的译码增益条件下，具有更低的误码率。 7.目前神经网络电路设计大多采用模拟电路实现，本专利技术设计的模拟概率门电路也可应用于神经网络芯片设计中。 [附图说明] 下面结合附图和实施例进一步详细说明 图1为本专利技术框图。 本专利技术模拟概率异或门电路的工作过程是两路输入分别为A路和B路，每路输入有两个端口，以电流的形式分别代表了该路信号为逻辑0或1的概率值，输出电路为F路，也有两个端口，以电流的形式代表了输出为逻辑0或1的概率值，输入四路电流信号，利用MOS管指数特性实现乘加关系，使输出的两路电流分别等于输入电流的计算结果，在功能上实现概率值的异或运算，同时在输入、输出采用威尔逊电流源电路，便于与其它模拟概率门电路的级联，可实现大规模的模拟解码芯片设计以及其它神经网络芯片的设计。 图2为本专利技术电路原理图。 图中符号说明如下 M1-M6-六个NMOS管，六个乘法计算单元。 M7-M9-三个NMOS管，构成威尔逊电流镜电路。 M10-M12-三个NMOS管，构成威尔逊电流镜电路。 M13-M15-三个PMOS管，构成威尔逊电流镜电路。 M16-M18-三个PMOS管，构成威尔逊电流镜电路。 VCC-正电源 V1-V4-四个点的工作电压 I1-I4-四条线上的工作电流 Ia0-A路输入信息为0的概率电流值 Ia1-A路输入信息为1的概率电流值 Ib0-B路输入信息为0的概率电流值 Ib1-B路输入信息为1的概率电流值 If0-F路输出信息为0的概率电流值 If1-F路输出信息为1的概率电流值 在图2中，M1-M6六个NMOS管构成六个乘法计算单元，都是工作在亚阈值状态，因此其电流、电压具有下列的指数关系 式中VT是阈值电压，Vth＝KT/q，ID0和常数n是工艺参数，其典型值分别为ID0≈20nA，n≈1.5。在式(1)中，当VDS＞3Vth时， 项可以忽略。使VBS＝0，则式(1)可简化为 根据式(2)和图2可知 在设计时使M1与M2，M3与M4本文档来自技高网...
【技术保护点】
一种名为利用ＣＭＯＳ（互补－金属－氧化物－半导体）晶体管设计的模拟概率异或门电路。主要由电流输入、输出电路和模拟乘法器电路等组成。利用输入、输出的电流值大小代表输入、输出的概率值，通过电路的不同结构形式实现概率的异或计算。其特征在于：利用ＣＭＯＳ晶体管，设计了代表Ａ路、Ｂ路的电流输入电路，代表Ｆ路的电流输出电路，以及利用电流值进行概率异或计算的模拟电路。在功能上实现输出的概率值是两路输入概率值的异或结果。形式上类似于数字电路中的逻辑异或门。但二者有本质的不同，概率异或门的输入输出信号是代表概率值的电流信号，数字异或门的输入输出是代表逻辑值０或１的电压信号。概率异或门可广泛用于电子神经网络计算和数字通信领域里的信道解码计算以及其它需要概率计算的芯片设计中，是模块化的电路结构，便于设计与级联。利用模拟电路的特性实现概率计算，比采用数字电路，在速度上或功耗上可提高两个数量级。
【技术特征摘要】
【专利技术属性】
技术研发人员：杨曙辉，
申请(专利权)人：杨曙辉，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。