高分辨率小面积数模转换电路制造技术

本发明专利技术公开一种数模转换电路，适于以Ｎ位数字码转换为一模拟电压，其包括串联在电流源与地之间的高位电阻串和低位电阻网络，该高位电阻串包括依次串联的２↑［Ｍ］个单元电阻Ｒ，且通过一高位解码单元的Ｍ位数字码解码，以输出一模拟电压；该低位电阻网络包括（Ｎ－Ｍ＋２）个并联的一系列电阻器，该系列电阻器的阻值成等比例递增，其中第２个电阻器至第（Ｎ－Ｍ＋２）个电阻器分别串联一开关；通过一低位解码单元的（Ｎ－Ｍ）位数字码控制低位电阻网络中的（Ｎ－Ｍ＋１）个开关的导通和断开，使该低位电阻网络具有（Ｎ－Ｍ）阶阻值，作为高位电阻串的偏置。由此，本发明专利技术可产生Ｎ位分辨率的模拟电压。本发明专利技术适合构成高分辨率、小面积的数模转换电路。

【技术实现步骤摘要】

本专利技术涉及一种数模转换电路，尤其涉及一种高分辨率小面积数模转 换电路。
技术介绍
在通用数模转换电路设计中电阻串是一种常用的方式，无论如何随着数模转换位数(即分辨率)增加，电阻串的电阻数目以2N ( N是数模转 换电路的位数)的比率增加。这不仅将消耗大量的半导体面积，也要求 非常小的电流源。因此传统的电阻串仅适应于最高10位的数模转换电路。 为解决这一问题，有一些新型数模转换电路结构被专利技术，例如两级电 阻串和放大器分别为高位和低位的数模转换电路。这种结构的数模转换电 路能大幅减少所需的电阻串电阻数到2*2N/2个，也因此能对高分辨率应用 获得小的半导体面积。但是由于放大器固有的匹配误差，这种结构有严重 的INL/DNL (积分非线性"效分非线性)性能恶化。事实上一个12位的这 种结构的数模转换电路只能得到十几LSB (Least Significant bit，最低比 特位)的INL/DNL。并且由于这种结构需要两个或更多的放大器，因而实 际的半导体面积也会受到限制。
技术实现思路
本专利技术所要解决的技术问题是提供一种高分辨率、小面积的数模转换 电路。本专利技术为解决上述技术问题而采用的技术方案是提供一种高分辨率 小面积数模转换电路，用以输入N(N为大于零的整数)位数字码以获得 一模拟电压，其包括电流源，提供一电流；高位电阻串，其第一端连接 于该电流源，该高位电阻串包括依次串联的2M (M为大于零的整数)个4单元电阻器，并输出2M个电压信号；高位解码单元，以M位数字码对该 高位电阻串所输出的电压信号解码，以输出一模拟电压；低位电阻网络， 其第一端连接于该高位电阻串的第二端，低位电阻网络的第二端接地，该 低位电阻网络包括(N-M+2)个并联的一系列电阻器，该系列电阻器的阻 值成等比例递增，其中第2个电阻至第(N-M+2 )个电阻分别串联一开关， 共计(N-M+1)个开关；低位解码单元，其接收(N-M)位数字码，根据 (N-M)位数字码控制低位电阻网络中的(N-M+1 )个开关的导通和断开， 使该低位电阻网络具有不同的阻值；以及一放大器，用以放大该模拟电压。上述的高分辨率小面积数模转换电路中，低位解码单元包括一线性化 转换表，该低位解码单元根据该线性化转换表将所述(N-M)位数字码转 换为控制所述(N-M+1)个开关的一组线性化开关码。上述的高分辨率小面积数模转换电路中，(N-M+1 )个开关的原始开 关码对应一阶数为2^M+"原始电阻序列，而该线性化转换表中，该组线 性化开关码对应一阶数为2'w-M'的线性化电阻序列，其中该线性化电阻序 列是由该原始电阻序列经线性化而获得的。上述的高分辨率小面积数模转换电路中，单元电阻器的阻值为R，而 在该低位电阻网络中的该系列电阻器的阻值分别2R，22R, 24R 2(關+2)R上述的高分辨率小面积数模转换电路中，该高位电阻串的2M个单元电阻器分别組成2m个子电阻串，每个子电阻串包括2M-m个单元电阻器，并输出2M-m个电压信号，其中m为大于零的整数。上述的高分辨率小面积数模转换电路中，该高位解码单元包括2m个子解码电路、以及一主解码电路；各子解码电路以(M-m)位数字码对各 子电阻串所输出的电压信号解码，并分别输出一模拟分压，各主解码电路 以m位数字码对各模拟分压解码，并输出所述模拟电压。上述的高分辨率小面积数模转换电路中，当N为奇数时， M=((N+1)/2+1)，当N为偶数时，M=N/2+2。上述的高分辨率小面积数模转换电路中，N=12~24。本专利技术由于釆用以上技术方案，使之相比目前现有的数模转换电路结构，具有如下优点1、相比传统的电阻串，在相同的分辨率下，本专利技术需要更少的单元 电阻(2N vs2M+(2+4+8+...+2(N-M+2)))，因此有更小的半导体面积；并且 本专利技术能够达到更高的分辨率(高于12位)；2 、相比已有的两级电阻串和放大器分别为高位和低位的数模转换 电路十几LSB的INL/DNL误差，本专利技术无疑具有更好的INL/DNL(+/-1 LSB)性能。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对 本专利技术的具体实施方式作详细说明，其中图1是本专利技术数模转换电路的整体结构示意图。图2是图1中高位电阻串及主解码电路一个实施例的结构示意图。图3是图1中高位电阻串的子电阻串及子解码电路一个实施例的电路 示意图。图4是图1中低位电阻网络一个实施例的电路图。 图5是图1中低位解码单元一个实施例的结构框图。 图6是表示本专利技术的低位解码单元的线性化转换原理的编码及对应电 阻数值列表。具体实施例方式首先请参阅图1所示，本专利技术的高分辨率小面积数模转换电路100 适于构成高分辨率(例如12位以上)的数模转换器，此数模转换电路100 包括电流源10、高位电阻串20、高位解码单元30、低位电阻网络40、 低位解码单元50及放大器60。电流源10例如是一恒流源，其提供一约 为10uA的电流l。高位电阻串20的第一端连接于电流源10，低位电阻 网络40的第一端连接于该高位电阻串20的第二端，低位电阻网络的第 二端接地(Gnd)。在后面的叙述中，设数模转换器的位数为N,高位电 阻串的位数为M， N，M均为大于零的整数。低位电阻网络的位数为(N画M+1 )。高位电阻串20包括依次串联的2M个单元电阻器，其阻值为R,因此 从高位电阻串20可输出2M阶的电压信号，亦即，此高位电阻串20具有 M位数字分辨率。高位解码单元30连接于高位电阻串20，并以M位高 位数字码对高位电阻串20所输出的电压信号解码，以输出一模拟电压 Vo，具体地说，以M位高位数字码产生2M种排列，以从高位电阻串20 所提供2M阶的电压中选择一个，作为模拟电压Vo。举例来说，N=15， M=9， 2M=512，因此高位数字码共计9位。考虑到位数较多，将此高位 电阻串的2M个单元电阻器分别组成2m个子电阻串，其中m为大于零的 整数。每个子电阻串包括2M-m个单元电阻器，当M=9时，m可介于3~6 之间。在本实施例中，m=4。图2是高位电阻串及主解码电路一个实施例的结构示意图。图3是高 位电阻串的子电阻串及子解码电路一个实施例的电路示意图。请参阅图 2~3所示，高位电阻串20包含24=16个依次串联的子电阻串21，各子 电阻串21与其对应的一子解码电路32 (参见图3)配合，可输出模拟分 压Vout15 VoutO。这些模拟分压Vout15 VoutO输入至主解码电路31。 在主解码电路31中，以m=4位数字码D14-D11对模拟分压 Vout15 VoutO解码，即从中选择一模拟分压作为模拟电压Vout输出。 请参阅图3所示，各子电阻串21又分别包含29/4=32个单元电阻器，自 每个单元电阻器的一端引出一电压输入至其对应的一子解码电路32。在 子解码电路32中，以(M-m)-5位数字码D10~ D6对电压V31 V0解码， 从中选择一电压作为模拟分压Voutn输出。请回到图1所示，模拟电压Vout输出至放大器60,用以放大此模拟 电压Vout。低位电阻网络40包括(N-M+2)个并联的一系列电阻，该系列电阻 器的阻值成等比例递增，其中第2个电阻器至第(N-M+2)个电阻器分别 串联一开关，本文档来自技高网...

【技术保护点】
高分辨率小面积数模转换电路，用以输入Ｎ位数字码以获得一模拟电压，其中Ｎ为大于零的整数，其特征在于包括：　电流源，提供一电流；　高位电阻串，其第一端连接于该电流源，该高位电阻串包括依次串联的２↑［Ｍ］个单元电阻器，并分别输出２↑［Ｍ］个电压信号，其中Ｍ为大于零的整数；　高位解码单元，以Ｍ位数字码对该高位电阻串所输出的电压解码，以输出该模拟电压；　低位电阻网络，其第一端连接于该高位电阻串的第二端，低位电阻网络的第二端接地，该低位电阻网络包括（Ｎ－Ｍ＋２）个并联的一系列电阻器，该系列电阻器的阻值成等比例递增，其中第２个电阻器至第（Ｎ－Ｍ＋２）个电阻器分别串联一开关，共计（Ｎ－Ｍ＋１）个开关；　低位解码单元，其接收（Ｎ－Ｍ）位数字码，根据（Ｎ－Ｍ）位数字码控制低位电阻网络中的（Ｎ－Ｍ＋１）个开关的导通和断开，使该低位电阻网络具有不同的阻值；以及　一放大器，用以放大该模拟电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：肖广明，冀晋，沙璆，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：31[中国|上海]