本发明专利技术给出了一种基于加权累加器的多元低密度奇偶校验（ＬＤＰＣ）码的编译码器及其生成方法，包括编码器的构造和校验矩阵的设计等，其中有消除校验矩阵中４环的交织器的生成方法，有加权累加器的生成方法，还有基于编码结构的多元ＬＤＰＣ的稀疏校验矩阵的生成方法等。本发明专利技术的多元ＬＤＰＣ码的编码器复杂度低，存储量小，编码时间短，实用性强；生成的稀疏校验矩阵对应的二分图没有４环，采用置信传播译码时，能有效地消除ＬＤＰＣ码的错误平层现象，加快误码率曲线的下降速度。
【技术实现步骤摘要】
本专利技术涉及一种数字通信系统用于数据传输纠错的编译码器，特别是纠错编码领域中关 于低密度奇偶校验码的编译码器及其生成方法，特别是关于多元低密度奇偶校验码的校验矩 阵的生成方法和编码方法。
技术介绍
随着无线数字通信的发展以及各种高速率、突发性强的业务的出现，人们对纠错编码技 术提出了越来越高的要求。与经典的BCH码、RS码、巻积码相比，现在的涡轮码(Turbo 码)和低密度奇偶校验码(LDPC码)更加逼近香农容量限。但是Turbo码的译码延迟大， 错误平层(error floor)高，信道容量与迭代译码的阈值之间都有一定的距离。而与Turbo码比 较，LDPC码的译码器不仅可以并行实现，复杂度低，而且错误平层低，特别是多元LDPC 码，抗突发能力强，误码率低，与高阶调制联合应用频谱利用率高，因此受到编码领域和通 信界的广泛关注。LDPC码是一种基于稀疏校验矩阵的线性分组码，正是利用了它的稀疏性，才能实现低复 杂度的编译码，从而使LDPC码走向实用化。 一般情况下，LDPC编码采用的是一个与校验 矩阵H对应的生成矩阵G，将要发送的信息m转化成码字c，满足GDw-c和HQ^0。通常 情况下，稀疏校验矩阵H对应的G往往是高密度的，这就增加了编码器的存储和实现复杂度。 特别是这种复杂度与码长呈二次关系。目前，有些文献基于累加器的结构研究了二元LDPC码的构造，这种码最早是1998年， D.Divsalar等人提的重复累积码(RA码)，它是一类特殊的LDPC码。这种码的编码器仅 由重复器、交织器和累加器组成，编码简单，译码器可以采用LDPC码的高速并行译码算法， 实现复杂度低。而且研究证明，基于稀疏图的RA码具有逼近香农容量限的性能，成为当 前编码领域和通信界的研究热点，其扩展方法已经写入数字卫星通信标准DVB-S2中。随着 > 2)域上LDPC码的译码算法的快速发展，如何将基于累加器的编码方法运用在多元的 LDPC编码器中成为当前亟待解决的问题之一。LDPC码的译码方法是基于校验矩阵对应二分图的一种置信传播(BP)算法。二分图中 的小环，特被是4唤将极大地影响译码性能，使误码率曲线(BER)在信噪比较高的时候下 降速度急剧变慢，常常出现错误平层，从而导致性能下降。如何才能消除LDPC码的错误平层，加速BER曲线的下降速度，在高信噪比时提高LDPC码的性能，成为目前亟待解决的问题之一。本专利技术正式在这种背景下提出了一种基于加权累加器的、消除小环的多元LDPC码的编 码方法，采用基于二分图的BP译码时，可以获得更大的编码增益。
技术实现思路
基于累加器构造的LDPC码，需要建立编码器与校验矩阵的对应关系，在简单编码的同 时，可以实现高性能的快速译码。釆用累加器构造的LDPC码的一种方法是系统RA码。系统RA码是由码率为丄的重复码、码率为1的巻积码l (累加器)，通过交织器和组合个数《 l + D为a的组合器连结而成(见图1)，码率是l。这种码的校验矩阵可以直接由编码器确定，重复器、交织器、组合器和累加器一起决定了RA码的奇偶校验矩阵/Z-，其中，A 是列重为《，行重为"的稀疏矩阵，度的分布由交织器决定；//2是一个由累加器决定的双斜 对角矩阵(见图2)。如果建立了系统RA码的奇偶校验矩阵，那么与其对应的二分图也就确 定了 (见如图3)。奇偶校验矩阵H的行与校验节点集3对应，列与信息节点集1和奇偶节点 集4对应。当节点集1的第i个节点和节点集3中的第j个节点之间存在一条边的时候，则巧的第i列第j行的元素为1。因此，如果二分图中有环(small cycle)存在，那么校验矩阵就 有相应分布的1与其对应。环就是指连接校验节点和变量节点的，起始和结束于同一个节点 并且不包括重复边的一条路径，环的长度就是边的数量，最小环的长度称为二分图的周长 (g她)。本专利技术基于加权累加器给出了一种多元LDPC码的构造方法。给出了一种编码结构、一 种无小环的交织器设计、 一种加权方式和累加器加权方式。 1、基于加权累加器的多元LDPC码的构造最早的基于累加器构造的LDPC码是重复累积码(RA)，它结构简单、性能损失小，更 重要的是它提供了一种有效的LDPC码的编码设计方法。二元系统RA码是由重复器、交织器、组合器和累加器组成的，这一编码结构与一校验 矩阵H呵H1 H2]是相对应的，其中H1是由重复器、交织器和组合器决定的，H2与累加器的 结构相关。本专利技术提出了一种基于加权累加器的多元LDPC码的编码器构造方法(如图4所示)。提 出了一种消除4环的重复器、交织器、加权器、组合器联合设计的方法，提出了一种易于非 零元素优化的LDPC的编码结构。2、无小环的交织器设计本交织器由一个外部的行列交织器n， ；？个列内交织器r^，rL，…，n《和一个复用器共同组成(见图5)。具体的设计过程如下(a)首先将经过重复器的信息6输入到外交织器n， n是一个A行/7列的行列交织器，其中每一列都是信息序列m二[附,，…，附J的转置。a)将n的每一列进行列内交织。 (bi)将n的第i列经过交织器n,得到6;;(b2)将11的第2列经过交织器112得到&2;(b3)依次类推，直到将n的第p列经过交织器riq得到《。(c)将步骤bl)、 b2)、 b3)的输出序列《,g,… 依次复用得到交织器的输出序列6'。外交织器n的第/列的列内交织器n,由公式(i)确定。其中xe仏2,…,W表示交织前的位置，《(;c)表示经过n,交织后的位置，A是一个常量，在一个n,内不变；对于任意两个列内交织器n,与rv如果/"'，则。-。。如果用及,表示矩阵巧中与交织器n,对应的行集合(见图6)，用《是i ,中相邻两个"r，之间的距离，则从公式(1)可以看出，对于所有的jc e {1，2,…』}，当巧(x) >巧(x — 1)时，《.=c,.;当;r,.(x) < ;r,(x — 1) 时，of,. =2"-(fl_l)c,.。在交织器的设计中，参数c,的选择是非常重要的，它直接关系着系统RA码的环特性。 针对这一问题，本专利技术给出了一种参数c,的生成方法。当。满足以下4个约束条件时，根据 公式(1)设计的列内交织器FL得到的系统RA码没有4环。① c,为素数，且c,)l;② c, < ;③ 《④ 满足前3条的情况下，只能有一个不大于fl的c,存在。 其中/，ye(1，2,...，《}，/" ， ；ce(l,2,…，W， a'e {l,2,"-，fl}。由于满足条件的交织器参数。较多，本专利技术提供了一种按等间距选取参数的方法，具体 步骤如下-(a) 首先产生满足以上4个条件的参数c,的集合X，集合大小为M;(b) 将集合J中的元素从小到大依次排列，得到一个序列J'。(c) 参数c,根据公式(2)产生。c,"'(M-(! -1)x「M///]) (2) 其中，「M/;^表示大于等于i^Ap的最小整数。 本专利技术交织器的产生过程概括如下(见图7):(a) 根据码长和重复次数确定外交织器的行数A和列数^(b) 内交织器参数的确定M)根据码长、重复次数、组合个数以及约束条件①- 确定。的集合A b2)对集合4中的元素进行排序，得到序歹W; b3)按照公式(2)从序本文档来自技高网...
【技术保护点】
一种基于加权累加器的多元低密度奇偶校验（ＬＤＰＣ）码的编码方法，该编码器由重复器、交织器、加权器、组合器和加权累加器构成，该结构便于多元ＬＤＰＣ码中非零元素的优化选择。生成时，先根据码率要求确定重复器和组合器参数，然后生成无４环的交织器，再根据多元ＬＤＰＣ的非零元素的选择确定加权器的加权系数和累加器的加权系数。最后按照重复、交织、加权、组合和累加的顺序生成校验序列。
【技术特征摘要】
【专利技术属性】
技术研发人员：史治平，张忠培，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90[中国|成都]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。