一种防穿通逻辑电路制造技术

本发明专利技术涉及一种防穿通逻辑电路，属于模拟集成电路技术领域。该电路分为高压侧防穿通电路和低压侧防穿通电路，将低压侧防穿通电路的输出信号NG实时传递到高压侧防穿通电路中MN1的栅极，同时将高压侧防穿通电路的输出信号PG实时传递到低压侧防穿通电路中MP3的栅极，只有当低压侧输出信号为低电平时，高侧输入HIN为低才能拉高A点，使后续与非门输出为低电平，使高压侧输出信号为低电平。同样的对称结构，只有当高压侧的输出信号为高电平，才能在LIN输入为高电平时，拉低B点，后续的或非门输出高电平，使低压侧输出信号为高电平。本发明专利技术通过对防穿通逻辑电路设计的改进，降低了电路复杂度，提高了可靠性，能够有效防止功率管穿通。能够有效防止功率管穿通。能够有效防止功率管穿通。

An anti penetration logic circuit

【技术实现步骤摘要】
一种防穿通逻辑电路


[0001]本专利技术属于模拟集成电路
，涉及一种防穿通逻辑电路。

技术介绍

[0002]在模拟集成电路中，功率级栅极驱动电路功率开关管是功率转换、电机驱动等芯片的核心电路之一；其他功能模块中也会需要放大控制信号驱动后级晶体管，驱动电路的特征直接影响开关电源工作的安全可靠性和性能指标。
[0003]采用同步整流技术的开关电源电路中，为了保证上下管不同时开启，避免造成穿通损坏电路，需要在开关转换过程中设置死区时间以保护电路安全工作；非功率级驱动中，为了保证后续电路的正常开关，仍需要保证充放电驱动级上下管不同时开启，也需要死区时间。传统的防止上下管穿通的电路需要用电平转换器将低压域功率管的栅极信号传递到高压域防穿通逻辑电路中，同时需要将高压域功率管的栅极信号传递到低压域防穿通逻辑电路中，这就对两个电平转换器的速度和延时匹配有较高要求，这样不可避免地会增加驱动电路的复杂性和功率损耗。
[0004]为了尽量减小两个电平转换器的速度和延时匹配对电路性能的影响，需要改进防穿通逻辑电路的设计，去掉电平转换电路以降低电路的复杂度，提高可靠性。

技术实现思路

[0005]有鉴于此，本专利技术的目的在于提供一种防穿通的逻辑电路结构，以降低电路复杂度，同时避免电路的穿通。
[0006]为达到上述目的，本专利技术提供如下技术方案：
[0007]一种防穿通逻辑电路，该电路分为高压侧防穿通电路和低压侧防穿通电路，低压侧防穿通电路的输出信号NG实时传递到高压侧防穿通电路中，同时高压侧防穿通电路的输出信号PG实时传递到低压侧防穿通电路中。
[0008]可选地，所述高压侧防穿通电路包括场效应管MP1、MP2、MN1，电阻R1，齐纳管D1，反相器INV1、INV2、INV3，以及与非门NAND1；其中，电阻R1一端与电源VDD连接，另一端与场效应管MP1的源极连接，场效应管MP1的栅极接入控制信号HIN，场效应管MP1的漏极与场效应管MP2的源极连接，场效应管MP2的栅极接入相对电源轨RAIL_H，场效应管MP2的漏极与场效应管MN1的漏极连接，场效应管MN1的源极接地，场效应管MN1的栅极接入低压侧防穿通电路的输出信号NG，齐纳管D1的负极与电源VDD连接，正极和与非门NAND1的第一输入端连接，其中，与非门NAND1的第一输入端与场效应管MP1漏极和场效应管MP2源极的连接线的交点定义为A点，反相器INV1的输入端接入控制信号HIN，反相器INV1输出端和与非门NAND1的第二输入端连接，与非门NAND1的输出端与反相器INV2的输入端连接，反相器INV2的输出端与反相器INV3的输入端连接，反相器INV3的输出端输出高压侧防穿通电路的输出信号PG。
[0009]可选地，所述低压侧防穿通电路包括场效应管MP3、MN2、MN3，电阻R2，齐纳管D2，反相器INV4、INV5、INV6，以及或非门NOR1；其中，电阻R2一端接地，另一端与场效应管MN3的源
极连接，场效应管MN3的栅极接入控制信号LIN，场效应管MN3的漏极与场效应管MN2的源极连接，场效应管MN2的栅极接入相对电源轨RAIL_L，场效应管MN2的漏极与场效应管MP3的漏极连接，场效应管的MP3的源极与电源VDD连接，场效应管MP3的栅极接入高压侧防穿通电路的输出信号PG，齐纳管D2的负极与或非门NOR1的第一输入端连接，其中，或非门NOR1的第一输入端与场效应管MN2源极和场效应管MN3漏极的连接线的交点定义为B点，齐纳管D2正极接地，反相器INV4的输入端接入控制信号LIN，反相器INV4输出端与或非门NOR1的第二输入端连接，或非门NOR1的输出端与反相器INV5的输入端连接，反相器INV5的输出端与反相器INV6的输入端连接，反相器INV6的输出端输出低压侧防穿通电路的输出信号NG。
[0010]可选地，高压侧防穿通电路输出低电平的条件为：低压侧防穿通电路的输出信号NG为低电平，控制信号HIN为低电平，以及A点电位为高电平，使得与非门NAND1的输出为低电平。
[0011]可选地，低压侧防穿通电路输出高电平的条件为：高压侧防穿通电路的输出信号PG为高电平，控制信号LIN为高电平，以及B点电位为低电平，使得或非门NOR1的输出为高电平。
[0012]通过将低压侧防穿通电路的输出信号NG实时传递到高压侧防穿通电路中MN1的栅极，只有当低压侧防穿通电路的输出信号为低电平时，关闭高压侧防穿通电路的下拉通路，输入高压侧防穿通电路的控制信号HIN为低电平才能拉高A点，使后续与非门输出为低电平，高压侧防穿通电路的输出信号为低电平，该输出信号继续向后传递到与高压侧防穿通电路连接的功率管的栅极，并使得功率管开启。
[0013]同样的对称结构，将高压侧防穿通电路的输出信号PG实时传递到低压侧防穿通电路中MP3的栅极，当高压侧防穿通电路输出信号为低电平时，MP3开启拉高B点，后续或非门输出低电平，低压侧防穿通电路输出信号NG为低电平，使得与低压侧防穿通电路连接的功率管关闭，这样就保证了高、低压侧防穿通电路的功率管不能同时开启，防止穿通现象的发生。要开启低压侧防穿通电路的功率管，只有当高压侧防穿通电路功率管关闭，即高压侧防穿通电路输出信号PG为高电平，MP3栅极为高电平，关断低压侧防穿通电路电路的上拉通路，才能在LIN输入为高电平时，拉低B点，后续的或非门输出高电平，低压侧防穿通电路输出信号NG为高电平，传递到低压侧防穿通电路连接的功率管的栅极，开启低压侧防穿通电路连接的功率管。
[0014]本专利技术的有益效果在于：本专利技术采用防穿通逻辑电路将低压侧防穿通电路的输出信号实时传递到高压侧防穿通电路中，同时将高压侧防穿通电路的输出信号实时传递到低压侧防穿通电路中和逻辑控制信号一起生成实际控制后续的功率管开关的驱动信号，再经过驱动链控制功率管的开关，有效防止功率管穿通，避免了功率损耗等问题，使功率管可以实现可靠的开关动作，同时去掉了电平转换电路，降低了电路的复杂度，提高可靠性。
[0015]本专利技术的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本专利技术的实践中得到教导。本专利技术的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
[0016]为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作优选的详细描述，其中：
[0017]图1为防穿通逻辑电路原理图；
[0018]图2为基本时序逻辑图。
具体实施方式
[0019]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，在不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种防穿通逻辑电路，其特征在于：分为高压侧防穿通电路和低压侧防穿通电路，低压侧防穿通电路的输出信号NG实时传递到高压侧防穿通电路中，同时高压侧防穿通电路的输出信号PG实时传递到低压侧防穿通电路中。2.根据权利要求1所述的一种防穿通逻辑电路，其特征在于：所述高压侧防穿通电路包括场效应管MP1、MP2、MN1，电阻R1，齐纳管D1，反相器INV1、INV2、INV3，以及与非门NAND1；其中，电阻R1一端与电源VDD连接，另一端与场效应管MP1的源极连接，场效应管MP1的栅极接入控制信号HIN，场效应管MP1的漏极与场效应管MP2的源极连接，场效应管MP2的栅极接入相对电源轨RAIL_H，场效应管MP2的漏极与场效应管MN1的漏极连接，场效应管MN1的源极接地，场效应管MN1的栅极接入低压侧防穿通电路的输出信号NG，齐纳管D1的负极与电源VDD连接，正极和与非门NAND1的第一输入端连接，其中，与非门NAND1的第一输入端与场效应管MP1漏极和场效应管MP2源极的连接线的交点定义为A点，反相器INV1的输入端接入控制信号HIN，反相器INV1输出端和与非门NAND1的第二输入端连接，与非门NAND1的输出端与反相器INV2的输入端连接，反相器INV2的输出端与反相器INV3的输入端连接，反相器INV3的输出端输出高压侧防穿通电路的输出信号PG。3.根据权利要求1所述的一种防穿通逻辑电路，其特征在于：所述低压侧防穿通电路包括场效应管MP3、MN2、MN3，电阻R2，齐...

【专利技术属性】
技术研发人员：周泽坤，毕栋梁，
申请(专利权)人：电子科技大学重庆微电子产业技术研究院，
类型：发明
国别省市：