可变码率维特比解码器制造技术

技术编号:3424192 阅读:195 留言:0更新日期:2012-04-11 18:40
可变码率维特比解码器,包括:信号生成装置,按照输入码率和采样时钟生成控制信号;存储器,存储收缩编码数据;存储器控制装置,识别有效数据的信号输入其中,并按照输入时钟、采样时钟以及来自信号生成装置的控制信号生成读信号和写信号;解紧缩装置,按照采样时钟和来自信号生成装置的控制信号对来自存储器的紧缩编码数据解紧缩;及维特比解码装置,按照采样时钟和来自信号生成装置的控制信号对来自解紧缩装置的已解紧缩的数据解码。(*该技术在2017年保护过期,可自由使用*)

【技术实现步骤摘要】

【技术保护点】
一种可变码率维特比解码器,包括:a)信号生成装置,用来按照输入码率和采样时钟生成控制信号;b)存储器,用来存储紧缩编码数据;c)存储器控制装置,用于识别有效数据的信号输入其中,并按照输入时钟、采样时钟以及来自所述的信号生成装置的 控制信号来生成读信号和写信号;d)解紧缩装置,用来按照采样时钟和来自信号生成装置的控制信号对来自所述的存储器的紧缩编码数据进行解紧缩;及e)维特比解码装置,用来按照采样时钟和来自所述的信号生成装置的控制信号对来自所述的解紧缩装置的已 经解紧缩的数据进行解码。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:崔荣培
申请(专利权)人:大宇电子株式会社
类型:发明
国别省市:KR[韩国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1