用于下一代C-PHY接口的开环、超快、半速率时钟和数据恢复制造技术

公开了用于通过多线、多相接口进行通信的方法、装置和系统。一种时钟恢复装置具有多个脉冲生成电路、逻辑电路和延迟触发器。每个脉冲生成电路响应于表示三线总线中的导线对的信令状态的差异的三个差异信号中的一个差异信号中的转变，生成转变脉冲。差异信号中的转变可以发生在顺序地传输的符号之间的边界处。第一逻辑电路可以通过组合一个或多个转变脉冲，在符号对之间的每个边界处提供组合信号中的单个脉冲。延迟触发器被配置为通过改变由时钟恢复装置输出的时钟信号的信令状态，对组合信号中的每个脉冲做出响应。符号可以根据C

Open loop, ultra fast, half rate clock and data recovery for the next generation c-phy interface

【技术实现步骤摘要】
【国外来华专利技术】用于下一代C
‑
PHY接口的开环、超快、半速率时钟和数据恢复
[0001]相关申请的交叉引用
[0002]本专利申请要求于2019年12月11日提交的题为“OPEN
‑
LOOP,SUPER FAST,HALF
‑
RATE CLOCK AND DATA RECOVERY FOR NEXT GENERATION C
‑
PHY INTERFACES”的申请No.16/711,230的优先权，该申请转让给本协议的受让人并且在此通过引用明确并入本文。


[0003]本公开总体上涉及高速数据通信接口，并且更具体地涉及耦合到多线、多相数据通信链路的接收器中的时钟生成。

技术介绍

[0004]诸如蜂窝电话等移动设备的制造商可以从包括不同制造商在内的各种来源获取移动设备的组件。例如，蜂窝电话中的应用处理器可以从第一制造商获取，而成像设备或相机可以从第二制造商获取，显示器可以从第三制造商获取。应用处理器、成像设备、显示器控制器或其他类型的设备可以使用基于标准的或专有的物理接口被互连。在一个示例中，成像设备可以使用由移动工业处理器接口(MIPI)联盟定义的相机串行接口(CSI)被连接。在另一示例中，显示器可以包括符合由移动工业处理器接口(MIPI)联盟指定的显示器串行接口(DSI)标准的接口。
[0005]C
‑
PHY接口是由MIPI联盟定义的多相三线接口，该多相三线接口使用三重导体(a trio of three conductors)在设备之间传输信息。该三重件(trio)中的每个导线在符号传输期间可以处于三个信令状态中的一个。时钟信息在传输符号序列中被编码，并且接收器从连续符号之间的转变生成时钟信号。时钟和数据恢复(CDR)电路恢复时钟信息的能力可能会受到与在通信链路的不同导线上传输的信号转变相关的最大时间变化的限制。C
‑
PHY接收器中的CDR电路可以采用反馈回路来控制在接收时钟信号中生成脉冲的电路。反馈回路可以用于确保脉冲生成电路不会生成由瞬变(transient)触发的附加脉冲，该瞬变可能发生在三重件中的导体在提供采样边沿之前呈现稳定信令状态之前。最大符号传输速率可能会受到反馈回路的限制，并且不断需要优化的时钟生成电路，该时钟生成电路可以在越来越高的信令频率下可靠地工作。

技术实现思路

[0006]本文中公开的实施例提供了能够改进多线和/或多相通信链路上的通信的系统、方法和装置。通信链路可以被部署在诸如具有多个集成电路(IC)器件的移动终端的装置中。
[0007]在本公开的各个方面，一种时钟恢复装置具有多个脉冲生成电路、第一逻辑电路和延迟触发器。每个脉冲生成电路可以被配置为响应于表示三线总线中的导线对的信令状态的差异的三个差异信号中的一个差异信号中的转变，生成转变脉冲。一个或多个差异信号中的转变可以发生在通过三线总线顺序地传输的符号之间的边界处。第一逻辑电路可以
被配置为通过组合从多个脉冲生成电路接收的一个或多个转变脉冲，在顺序地传输的符号对之间的每个边界处的提供组合信号中的单个脉冲。延迟触发器可以被配置为改变由时钟恢复装置输出的时钟信号的信令状态，对组合信号中的每个脉冲做出响应。符号可以根据C
‑
PHY协议通过三线总线顺序地传输。
[0008]在某些方面，每个脉冲生成电路包括被配置为通过使三个差异信号中的一个差异信号延迟提供延迟的差异信号的延迟电路、以及被配置为通过对三个差异信号中的一个差异信号和延迟的差异信号执行异或函数提供转变脉冲的第二逻辑电路。延迟电路可以被配置为提供超过三个差异信号中的两个差异信号之间的偏斜的持续时间的延迟。延迟电路可配置为提供适应制造工艺、电路电源电压和管芯温度(PVT)条件的变化的延迟。转变脉冲可以具有可配置持续时间。延迟触发器可以接收时钟信号的反相作为其输入。时钟信号中的上升沿可以用于从三线总线捕获第一符号，并且时钟信号的反相中的上升沿用于从三线总线捕获第二符号。时钟信号中的下降沿可以用于从三线总线捕获第一符号，并且时钟信号的反相中的下降沿用于从三线总线捕获第二符号。时钟信号中的上升沿可以用于从三线总线捕获第一符号，并且时钟信号中的下降沿用于从三线总线捕获第二符号。
[0009]在本公开的各个方面，一种时钟恢复方法包括响应于表示三线总线中的导线对的信令状态的差异的三个差异信号中的一个差异信号中的转变，生成转变脉冲，通过组合在顺序地传输的符号对之间的每个边界处生成的一个或多个转变脉冲，在顺序地传输的符号对之间的每个边界处提供组合信号中的单个脉冲，并且用组合信号对延迟触发器进行时钟控制，使得时钟信号的信令状态响应于组合信号中的每个脉冲而被改变。一个或多个差异信号中的转变可以发生在通过三线总线顺序地传输的符号之间的边界处。
[0010]在本公开的各个方面，一种处理器可读存储介质具有一个或多个指令，该一个或多个指令在由接收器中的处理电路的至少一个处理器执行时使该至少一个处理器：响应于表示三线总线中的导线对的信令状态的差异的三个差异信号中的一个差异信号中的转变，生成转变脉冲，通过组合在顺序地传输的符号对之间的每个边界处生成的一个或多个转变脉冲，在顺序地传输的符号对之间的每个边界处提供组合信号中的单个脉冲，并且用组合信号对延迟触发器进行时钟控制，使得时钟信号的信令状态响应于组合信号中的每个脉冲而被改变。一个或多个差异信号中的转变可以发生在通过三线总线顺序地传输的符号之间的边界处。
[0011]在本公开的各个方面，一种时钟恢复装置包括用于响应于表示三线总线中的导线对的信令状态的差异的三个差异信号中的一个差异信号中的转变生成转变脉冲的部件、用于通过组合从用于生成转变脉冲的部件接收的一个或多个转变脉冲在顺序地传输的符号对之间的每个边界处提供组合信号中的单个脉冲的部件、以及用于提供由时钟恢复装置输出的时钟信号的部件。用于提供时钟信号的部件可以包括延迟触发器，该延迟触发器被配置为通过改变时钟信号的信令状态对组合信号中的每个脉冲的做出响应。一个或多个差异信号中的转变可以发生在通过三线总线顺序地传输的符号之间的边界处。
附图说明
[0012]图1描绘了采用IC设备之间的数据链路的装置，该装置选择性地根据多个可用标准或协议中的一种进行操作，该标准或协议可以包括C
‑
PHY协议。
[0013]图2示出了用于在IC设备之间采用数据链路的装置的系统架构，该装置选择性地根据多个可用标准中的一种进行操作。
[0014]图3示出了C
‑
PHY 3相传输器。
[0015]图4示出了C
‑
PHY 3相编码接口中的信令。
[0016]图5示出了C
‑
PHY 3相接收器。
[0017]图6是示出C
‑
PHY 3相编码接口中的潜在状态转变的状态图。
[0018]图7是信号上升时间对C
‑
PHY解码器本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种时钟恢复装置，包括：多个脉冲生成电路，每个脉冲生成电路被配置为响应于表示三线总线中的导线对的信令状态的差异的三个差异信号中的一个差异信号中的转变，生成转变脉冲，其中一个或多个差异信号中的转变发生在通过所述三线总线顺序地传输的符号之间的边界处；第一逻辑电路，被配置为通过组合从所述多个脉冲生成电路接收的一个或多个转变脉冲，在顺序地传输的符号对之间的每个边界处提供组合信号中的单个脉冲；以及延迟触发器，被配置为通过改变由所述时钟恢复装置输出的时钟信号的信令状态，对所述组合信号中的每个脉冲做出响应。2.根据权利要求1所述的时钟恢复装置，其中每个脉冲生成电路包括：延迟电路，被配置为通过使三个差异信号中的一个差异信号延迟，提供延迟的差异信号；以及第二逻辑电路，被配置为通过对所述三个差异信号中的所述一个差异信号和所述延迟的差异信号执行异或函数，提供所述转变脉冲。3.根据权利要求2所述的时钟恢复装置，其中所述延迟电路被配置为提供超过所述三个差异信号中的两个差异信号之间的偏斜的持续时间的延迟。4.根据权利要求2所述的时钟恢复装置，其中所述延迟电路可配置为提供适应制造工艺、电路电源电压和管芯温度(PVT)条件的变化的延迟。5.根据权利要求4所述的时钟恢复装置，其中所述转变脉冲具有可配置持续时间。6.根据权利要求1所述的时钟恢复装置，其中所述延迟触发器接收所述时钟信号的反相作为所述延迟触发器的输入。7.根据权利要求6所述的时钟恢复装置，其中所述时钟信号中的上升沿用于从所述三线总线捕获第一符号，并且所述时钟信号的所述反相中的上升沿用于从所述三线总线捕获第二符号。8.根据权利要求6所述的时钟恢复装置，其中所述时钟信号中的下降沿用于从所述三线总线捕获第一符号，并且所述时钟信号的所述反相中的下降沿用于从所述三线总线捕获第二符号。9.根据权利要求6所述的时钟恢复装置，其中所述时钟信号中的上升沿用于从所述三线总线捕获第一符号，并且所述时钟信号中的下降沿用于从所述三线总线捕获第二符号。10.根据权利要求1所述的时钟恢复装置，其中所述符号根据C
‑
PHY协议通过所述三线总线顺序地传输。11.一种时钟恢复方法，包括：响应于表示三线总线中的导线对的信令状态的差异的三个差异信号中的一个差异信号中的转变，生成转变脉冲，其中一个或多个差异信号中的转变发生在通过所述三线总线顺序地传输的符号之间的边界处；通过组合在顺序地传输的符号对之间的每个边界处生成的一个或多个转变脉冲，在所述顺序地传输的符号对之间的所述每个边界处提供组合信号中的单个脉冲；以及用所述组合信号对延迟触发器进行时钟控制，使得时钟信号的信令状态响应于所述组合信号中的每个脉冲而被改变。12.根据权利要求11所述的时钟恢复方法，提供所述组合信号中的所述单个脉冲包括：
通过使三个差异信号中的一个差异信号延迟，提供延迟的差异信号；以及对所述三个差异信号中的所述一个差异信号和所述延迟的差异信号执行异或函数，以获取所述转变脉冲。13.根据权利要求12所述的时钟方法，还包括：将所述三个差异信号中的一个差异信号延迟超过所述三个差异信号中的两个差异信号之间的偏斜的持续时间的持续时间。14.根据权利要求12所述的时钟恢复方法，还包括：将所述三个差异信号中的一个差异信号延迟适应制造工艺、电路电源电压和管芯温度(PVT)条件的变化的持续时间。15.根据权利要求11所述的时钟恢复方法，其中所述转变脉冲具有可配置持续时间。16.根据权利要求11所述的时钟恢复方法，还包括：提供所述时钟信号的反相作为所述延迟触发器的输入。17.根据权利要求16所述的时钟恢复方法，还包括：使用所述时钟信号中的上升沿以从所述三线总线捕获第一符号；以及使用所述时钟信号中的下降...

【专利技术属性】
技术研发人员：段营，A，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：