半导体电路装置制造方法及图纸

一种用于连续时间∑Δ调变器之半导体电路装置，可添加模拟输入信号至数字回授信号及量化该被加总信号，包含一电压电流转换电路（１０），具有一电阻器梯级之一加法电路（２０），具有比较器组件（４５）之一量化电路（４０），及一数字模拟转换电路（３０）。针对各比较器组件（４５），其各输入信号系藉由该电阻器梯级之第一串行中之对应分流电阻器（２２）前方之分接头及该电阻器梯级之第二串行之对应分流电阻器（２２）前方之分接头间之电压来形成。

【技术实现步骤摘要】

本专利技术系有关半导体电路装置，特别是用于连续时间∑Δ(sigmadelta)调变器电路，如高速宽频收发器之半导体电路装置。
技术介绍
当作连续时间调变器之俗称连续时间∑Δ调变器(CT-SD调变器)之∑Δ调变器，系具有功率消耗较当作分离时间调变器之∑Δ调变器为低之优点，使这些组件特别适用于无线信号传送装置。可替代是，具有相同功率消耗下之信号处理之较高频宽优点。因此，使用∑Δ调变器特别具有优点于如VDSL-AFE收发器之高速宽频信号传送。如第3图所示，∑Δ调变器电路中，电路之数字输出信号2系经由外回路100被回授至模拟输入信号1。针对此，该信号系藉由外部数字模拟转换器30A被转换为模拟信号。为了稳定∑Δ调变器电路不致回路延迟太多，附加内部回路系被添加，其可将∑Δ调变器电路之数字输出信号2回授至模拟加法电路20。针对此，内部回路包含一内部数字模拟转换器30b。加法电路20系具有相加具通常若干积分器或共振器80之滤波器回路之输出信号及内部回路200之回授信号之任务。被相加之信号系形成可从加法电路20之输出信号产生被分离或量化之信号及以特定编码表示数字输出信号之量化电路40之输入信号。此例中，被量化信号仅可接受特定分离值。针对∑Δ调变器电路，内部回路系需要一种包含可将回授数字信号添加至一个或更多模拟信号之一加法电路，及可将该被相加信号分离或量化之量化电路之电路装置。量化电路之被量化输出信号依序形成回授数字信号之基础。第4图简略显示一种用于∑Δ调变器电路中将回授数字信号添加至若干模拟信号及量化该被相加信号之传统半导体电路装置。该加法发生于本质较快电流模式中，也就是模拟电压信号Vin1，Vin2系藉由电压电流转换电路10被转换为模拟电流信号，且被添加至可提供经由m个别信号DACin1，...DACinm被编码之数字输入信号之数字模拟转换器电路30’之输出电流信号。被相加电流信号系藉由电阻器25被转换回电压信号，及被馈送至样本及保持电路50。经由量化电路40’发生之量化系包含若干比较器组件45’，比较器组件45’之数量系对应被量化信号可接受之分离值数量。比较器组件之一系可比较其个别输入电压及被参考电压产生电路60所提供之个别参考电压。针对此，比较器组件45’具有两不同电压输入，也就是四个信号输入总和。视输入电压及参考电压而定，各比较器组件45’之输出信号于各例中可接受两可能电压值之一，所以比较器组件45’之m输出信号OUT1，...，OUTm系以编码型式表示量化电路40’之数字输出信号2。此例中，该编码系以量化电路40’之数字输出信号适用于经由数字模拟转换器电路30’之回授方式被选择。上述加法及量化实施之一问题，系为如运算放大器型式之主动组件系为样本及保持电路及参考电压产生电路所需。当半导体电路装置被用于高速宽频信号传送系统时，其必须满足其宽频之高要求及增加调变器电路之功率消耗。
技术实现思路
因此，本专利技术之一目的系提供一种可添加回授数字信号至至少一模拟信号及随后以低成本量化该被添加信号之半导体电路装置。此目的系藉由具有权利要求第1项特征之半导体电路装置来达成。附属权利要求系界定本专利技术之较佳或具有优点实施例。依据本专利技术之半导体电路装置系包含一加法电路，具有比较器组件之一量化电路及一数字模拟转换器电路，其中量化电路之输出信号系适用为数字模拟转换器电路之输入信号。添加至少一模拟输入信号至回授数字信号系发生于电流模式中。数字模拟转换器电路系被用于此，其输出信号系为被添加至加法电路之至少一输入电流信号。加法电路包含一电阻器梯级，其包含一第一及一第二串行。各例中，电阻器梯级串行系包含数字模拟转换器电路之输出电流信号所组成之总和及加法电路之至少一输入电流信号流经之分流电阻器之串联电路。各例中，形成特定比较器组件之输入信号之加法电路之输出信号系藉由电阻器梯级第一串行之特定分流电阻器处之分接头及电阻器梯级第二串行之特定分流电阻器处之分接头间之电压来形成。各例中，加法电路及分接头之选择在此系单独视加法电路所提供个别输入信号而定，以比较器组件之一之输出信号接受两可能值之一之方式来配置。加法电路较佳包含直流电压源装置，其可将直流电流施加进入电阻器梯级串行，所以被释出于分流电阻器之直流电压可于特定比较器组件之输入触产生特定直流电压。特定比较器组件之输入信号因而由特定直流电压及由电阻器梯级串行中被相加电流信号所产生之进一步电压信号所组成。半导体电路装置可进一步包含可转换加法电路之模拟电压信号为模拟输入电流信号之电压电流转换电路。不需样本保持电路或独立模块来产生参考电压之电路特别紧密及有效结构系为依据本专利技术之半导体电路装置之优点。此意指半导体芯片上之电路之功率消耗及空间需求可被相当程度降低。使用具施加直流电流之电阻器梯级可使量化电路之各比较器组件之输入信号以各比较器组件之输出信号仅视该输入信号之正负号而定之方式被配置。此更容易以转换技术来实施比较器组件，且半导体芯片上之半导体电路装置空间需求因此可被进一步降低。本专利技术特别适用于∑Δ调变器电路。附图说明本专利技术参考使用较佳实施例之附图被解释如下。第1图简略显示用于∑Δ调变器电路之依据本专利技术之半导体电路装置实施例。第2图显示依据本专利技术实施例之半导体电路装置可能电路结构。第3图简略显示第四阶之4位∑Δ调变器电路。第4图简略显示用于加法及量化电流信号及亦用于∑Δ调变器电路之内部回路之回授信号之数字模拟转换。具体实施例方式第1图简略显示依据本专利技术实施例之半导体电路装置电路结构。半导体电路装置系被配置用于∑Δ调变器电路之内部回路，且包含一加法电路20，一量化电路40，一数字模拟转换电路30及一电压电流转换电路10。数字模拟转换电路30可将数字输入信号DACin1，...DACinm转换为被供应至加法电路20之电流信号。数字模拟转换电路30系被配置为包含m数量之单元胞元36之并联电流为基础之数字模拟转换电路。各单元胞元36包含可提供特定直流电流之电流源装置，其视数字输入信号被传导至数字模拟转换电路30之差分电流输出之第一，正输出，或差分电流输出之第二，负输出。电压电流转换电路10可将输入电压信号Vin1，Vin2转换为电流信号。针对此，电压电流转换电路10系包含电压电流转换装置12，其可视输入电压信号Vin1，Vin2而定来产生输出电流信号。电压电流转换装置12之输出电流信号系于加法电路20中被添加至数字模拟转换电路30所提供之电流信号。各电压电流转换装置12之一电流输出系被差分配置，且具有一第一，正电流输出，或一第二，负电流输出。量化电路40包含比较器组件45之数量m，此数量系对应量化电路40之数字输出信号之量化步骤数量。比较器组件45之数量m系于以n位精确度量化期间被给予m＝2n-1针对4位量化电路，比较器组件45之数量因此来到m＝15。各例中，视其输入电压信号而定，各比较器组件45之输出电压信号OUT1，...，OUTm系可接受两可能电压值之一，所以比较器组件45之输出电压信号OUT1，...，OUTm可形成加法电路20之被相加输入信号之数字编码。比较器组件45特别以其输出信号OUT1，...，OUTm仅视其输入信号之正负号而定接受两可能电压值之一之方式被配置。如第1图所示，加法电路20可包含本文档来自技高网...

【技术保护点】
半导体电路装置，包含一数字模拟转换电路（３０），一加法电路（２０），可添加该数字模拟转换电路（３０）之输出电流信号当作输入电流信号至至少一进一步输入电流信号，及具有比较器组件（４５）之一量化电路（４０），其中各例中比较器组件（４５） 之输入信号系被导源自该加法电路（２０）之对应输出信号，且其中该比较器组件（４５）之输出信号（ＯＵＴ１，…，ＯＵＴｍ）系适用为该数字模拟转换电路（３０）之数字输入信号（ＤＡＣｉｎ１，…ＤＡＣｉｎｍ），其特征在于该加法电路（２０）系包含 一电阻器梯级，由一第一串行及一第二串行构成，其各包含分流电阻器２２之一串联电路，其中各例中该对应比较器组件（４５）之该输入信号系被导源自之该加法电路（２０）之该输出信号，系藉由该第一串行之对应分流电阻器（２２）处之分接头及该第二串行之对应分流电阻器（２２）处之分接头间之电压来形成。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：M克拉拉，A迪吉安多梅尼科，A维斯鲍尔，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]