组合式交织器级解交织器及去组合式交织器之涡轮译码器制造技术

一组合式交织器以及解交织器电路（ＩＤＬ１），系具有一第一数据存储器（ＲＡＭ），以用于暂时地储存待交织以及解交织的数据，一第一地址产生器系会产生一序列的接续地址，以及一第二地址产生器（ＡＧ）则会产生代表交织规则（α（ｉ））的一地址序列，一第一逻辑装置（ＸＯＲ、ＭＵＸ）则会造成该数据存储器在用于一读取程序之交织模态中、以及在用于一写入程序之解交织模态中，藉由该第二地址产生器（ＡＧ）而进行寻址。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种利用实行一数据流之交织以及解交织而作为一已选择模态之一函数的电路，其系包括：－一数据存储器（ＲＡＭ），其系用于暂时地储存在该数据流中之数据；－一第一地址产生器，其系会产生用于寻址该数据存储器（ＲＡＭ）的一序列的接续地址； －一第二地址产生器（ＡＧ），其系会产生代表用于寻址该数据存储器（ＲＡＭ）之交织规则（α（ｉ））的一地址序列；以及－一第一逻辑装置（ＸＯＲ、ＭＵＸ），其系造成该数据存储器在用于一读取程序之交织模态中、以及在用于一写入程序之解交 织模态中，藉由该第二地址产生器（ＡＧ）而进行寻址，以及用于一写入程序之交织模态中、以及在用于一读取程序之解交织模态中，藉由该第一地址产生器而进行寻址。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：J伯克曼恩，T赫恩德，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]